一种设备，其包括：衬底，其具有第一导电类型的第一区；第二导电类型的多个阵列柱，其形成于所述衬底的第二区中且延伸到第一深度，其中所述第二区位于所述第一区内，且其中所述多个阵列柱大体上彼此平行；所述第二导电类型的边界柱，其沿着所述第二区的周边而形成且延伸到所述第一深度；多个阵列阱，其形成于所述衬底的所述第二区中且延伸到第二深度，其中每一阵列阱与所述阵列柱中的至少一者至少部分地共同延伸，且其中所述第一深度大于所述第二深度；偏置阱，其形成于所述衬底的所述第二区中且延伸到所述第二深度，其中所述偏置阱与所述阵列柱和所述边界柱中的至少一者至少部分地共同延伸；终止柱，其沿着所述第二区的所述周边形成于衬底的所述第一区中且延伸到第三深度，其中所述终止柱邻接所述边界柱，且其中所述第三深度大于所述第一深度；边界栅极电介质条带，其形成于所述偏置阱的至少一部分上方；多个阵列栅极电介质条带，其中每一阵列栅极电介质条带位于至少两个阵列柱之间，且其中每一阵列栅极电介质形成于两个阵列阱的至少一部分上方；边界栅极导体，其形成于所述终止柱的至少一部分上方以及所述边界栅极电介质条带的至少一部分上方；多个阵列栅极导体，其中每一阵列栅极导体形成于所述阵列栅极电介质条带中的至少一者的至少一部分上方；第一电极，其形成于所述衬底的所述第二区的至少一部分上方，以便将所述多个阵列阱和边界阱耦合在一起；第二电极，其形成于所述终止柱的至少一部分上方，以便将多个阵列栅极导体和所述边界栅极导体耦合在一起；以及第三导体，其沿着所述第一区的所述周边形成于所述衬底上方。
【技术实现步骤摘要】
【专利摘要】本专利技术揭示一种供在高电压应用中使用的介电终止的超结场效应晶体管FET架构。所述架构将介电终止添加到高电压超结工艺的一般特征。所述介电终止的FET?DFET比常规的半导体终止的超结FET更紧凑且更可制造。【专利说明】介电终止的超结FET
本专利涉及功率M0S场效应晶体管(FET)，且更特定来说，涉及超结FET。
技术介绍
可通过在有效区中的p型和η型导电性类型材料的交替柱以及终止区中的电介质柱来制造超结FET。通常，在垂直导电FET中，电极安置在两个相对平面上。当接通垂直FET时，电流沿着沟道流动，并且随后沿着所谓的漂移区中的半导体装置的厚度(即，垂直方向)流动。当关闭装置时，耗尽区垂直延伸。为了实现垂直半导体装置的高击穿电压，沟道与漏极电极之间的漂移区可由高电阻率材料制成，并且具有相对大的厚度。然而，漂移层的高电阻率和相对大的厚度增加了装置的接通电阻。较高的接通电阻由于会增加导通损耗并且降低开关速度而不利地影响装置的性能。众所周知的是，装置的接通电阻与击穿电压的2.5次幂成比例地快速增加。克服此问题的一种技术已在使用具有漂移区的特定结构的半导体装置。此类半导体装置包含形成于所述装置的有效区中的漂移层中的相反导电性类型材料的交替柱。相反导电性类型材料的交替柱仍在接通装置时提供电流路径，同时在关闭装置时水平地耗尽漂移区以承受反向电压。在超结FET中，反向偏压电场在垂直方向上是实质上恒定的，因此，可通过漂移层的厚度与硅中的临界或击穿电场的乘积来近似装置的击穿电压。具体来说，如果高浓度η型和Ρ型材料的交替布置的柱彼此均衡，那么击穿电压变得较不独立于漂移层的电阻率。出于此原因，减少漂移层的电阻率会导致击穿电压的较小下降，因此同时实现高击穿电压和低接通电阻。虽然有以上优点，但超结FET具有一缺陷，即，其难以稳定地实施环绕有效区的终止区。这是因为漂移层的低电阻率(可能归因于超结设计)导致从有效区到终止区的过渡区中的横向电场分布不均匀，因此降低装置的总击穿电压。因此，终止区中的击穿电压可能不合意地低于有效区中的击穿电压。在终止区中实现高击穿电压的一种方法是提供终止柱以通过将超结基础结构延伸到终止区中而在有效区外扩散耗尽区，横向电荷平衡的益处也延伸到那个区中。也就是说，比正常承受给定反向电压所需的材料10倍重度掺杂材料将也承受那个电压。通过更紧密的分析可以容易观察到，在其整个范围内仅在如图1中所示的FET阵列区中获得超结效应，其中超结柱在源极电位下被偏置，且因此当将高电压施加到漏极时，朝向完全横向耗尽的理想超结条件而耗尽。越过过渡柱进入终止区，所述柱不连接，并且因此保持浮动以拾取其位置从由经偏置电极和柱产生的场取得的任何电位。这种类型的终止在其所采用的硅区域方面是低效的。由于以上限制，需要提供一种比当前常规上设计的半导体终止的超结FET更紧凑且更可制造的超结FET。所需要的是一种成本有效的高电压FET，其通过超结装置架构的优势而更具投资价值。所述成本有效语言表达是指在预强加的击穿电压和接通电阻下由晶体管占据的总面积的最小化，其中所述总面积包含由晶体管占据的有效区域以及其周围的终止区域。
技术实现思路
根据本专利技术的一实施例，提供一种设备。所述设备包括:衬底，其具有第一导电类型的第一区；第二导电类型的多个阵列柱，其形成于所述衬底的第二区中且延伸到第一深度，其中所述第二区位于所述第一区内，且其中所述多个阵列柱大体上彼此平行；所述第二导电类型的边界柱，其沿着所述第二区的周边而形成，且延伸到所述第一深度；多个阵列阱，其形成于所述衬底的所述第二区中，且延伸到第二深度，其中每一阵列阱与所述阵列柱中的至少一者至少部分地共同延伸，且其中所述第一深度大于所述第二深度；偏置阱，其形成于所述衬底的所述第二区中，且延伸到所述第二深度，其中所述偏置阱与所述阵列柱和所述边界柱中的至少一者至少部分地共同延伸；终止柱，其沿着所述第二区的所述周边形成于衬底的所述第一区中，且延伸到第三深度，其中所述终止柱邻接所述边界柱，且其中所述第三深度大于所述第一深度；边界栅极电介质条带，其形成于所述偏置阱的至少一部分上方；多个阵列栅极电介质条带，其中每一阵列栅极电介质条带位于至少两个阵列柱之间，且其中每一阵列栅极电介质形成于两个阵列阱的至少一部分上方；边界栅极导体，其形成于所述终止柱的至少一部分上方以及所述边界栅极电介质条带的至少一部分上方；多个阵列栅极导体，其中每一阵列栅极导体形成于所述阵列栅极电介质条带中的至少一者的至少一部分上方；第一电极，其形成于所述衬底的所述第二区的至少一部分上方，以便将所述多个阵列阱和边界阱耦合在一起；第二电极，其形成于所述终止柱的至少一部分上方，以便将所述多个阵列栅极导体和所述边界栅极导体耦合在一起；以及第三导体，其沿着所述第一区的所述周边形成于所述衬底上方。根据本专利技术的一实施例，所述终止柱进一步包括:终止柱沟槽；真空填充区，其形成于所述终止柱沟槽内；以及终止柱电介质层，其形成于所述终止柱沟槽内且大体上围绕所述真空填充区。根据本专利技术的一实施例，所述第一电极形成于所述多个阵列栅极导体上方，且其中隔离电介质层位于所述阵列栅极导体中的每一者与所述第一电极之间。根据本专利技术的一实施例，所述衬底进一步包括:第一衬底层；第二衬底层，其在所述第一衬底层下方。根据本专利技术的一实施例，所述阵列阱是所述第二导电类型。根据本专利技术的一实施例，所述偏置阱是所述第二导电类型。根据本专利技术的一实施例，所述第一导电类型是N型，且所述第二导电类型是P型。根据本专利技术的一实施例，所述多个阵列导体和所述边界栅极导体是由多晶硅形成，且其中所述第一、第二和第三导体是由铝形成，且其中所述第一衬底层是外延层。根据本专利技术的一实施例，所述终止柱电介质层进一步包括:热生长的二氧化硅层；以及经沉积电介质层，其形成于所述热生长的二氧化硅层上方。根据本专利技术的一实施例，提供一种设备。所述设备包括衬底，所述衬底具有:具有第一掺杂浓度的第一导电类型的第一层；以及具有第二掺杂浓度的所述第一导电类型的第二层，其形成于所述第一层上方，其中所述第一掺杂浓度大于所述第一掺杂浓度；场效应晶体管(FET)阵列，其具有:第二导电类型的第一组柱，其形成于所述衬底的所述第二层中，其中来自所述第一组柱的所述柱大体上彼此平行，且其中来自所述第一组柱的每一柱延伸到第一深度；第一组阱，其形成于所述第一层中，其中来自所述第一组阱的每一阱与来自所述第一组柱的所述柱中的至少一者至少部分地共同延伸；第一组栅极电介质条带，其形成于所述衬底的所述第二层上方，其中每一栅极电介质条带位于来自所述第一组柱的所述柱中的至少两者之间；第一组栅极导体，其中来自所述第一组栅极导体的每一栅极导体形成于来自所述第一组栅极电介质条带的所述栅极电介质条带中的至少一者的至少一部分上方；一组栅极隔离物，其中每一栅极隔离物形成于来自所述第一组栅极导体的所述栅极导体中的至少一者的至少一部分上方；端子，其具有:所述第二导电类型的第二组柱，其形成于所述衬底的所述第二层中，其中所述第二组柱大体上围绕所述第一组柱；电介质柱，其形成于所述衬底的所述第二层中，且邻接所述第二组柱，其中所述电介质柱延伸到第二深度，且其中所述第二深度大于所述第一深度；第二组阱，本文档来自技高网...
【技术保护点】
一种设备，其包括：衬底，其具有第一导电类型的第一区；第二导电类型的多个阵列柱，其形成于所述衬底的第二区中且延伸到第一深度，其中所述第二区位于所述第一区内，且其中所述多个阵列柱大体上彼此平行；所述第二导电类型的边界柱，其沿着所述第二区的周边而形成且延伸到所述第一深度；多个阵列阱，其形成于所述衬底的所述第二区中且延伸到第二深度，其中每一阵列阱与所述阵列柱中的至少一者至少部分地共同延伸，且其中所述第一深度大于所述第二深度；偏置阱，其形成于所述衬底的所述第二区中且延伸到所述第二深度，其中所述偏置阱与所述阵列柱和所述边界柱中的至少一者至少部分地共同延伸；终止柱，其沿着所述第二区的所述周边形成于衬底的所述第一区中且延伸到第三深度，其中所述终止柱邻接所述边界柱，且其中所述第三深度大于所述第一深度；边界栅极电介质条带，其形成于所述偏置阱的至少一部分上方；多个阵列栅极电介质条带，其中每一阵列栅极电介质条带位于至少两个阵列柱之间，且其中每一阵列栅极电介质形成于两个阵列阱的至少一部分上方；边界栅极导体，其形成于所述终止柱的至少一部分上方以及所述边界栅极电介质条带的至少一部分上方；多个阵列栅极导体，其中每一阵列栅极导体形成于所述阵列栅极电介质条带中的至少一者的至少一部分上方；第一电极，其形成于所述衬底的所述第二区的至少一部分上方，以便将所述多个阵列阱和边界阱耦合在一起；第二电极，其形成于所述终止柱的至少一部分上方，以便将多个阵列栅极导体和所述边界栅极导体耦合在一起；以及第三导体，其沿着所述第一区的所述周边形成于所述衬底上方。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：康斯坦丁·布卢恰，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。