本发明专利技术揭示一种系统，其包含：取样与保持电路，其用于接收多个模拟输入信号；模/数转换器，其用于将所述模拟输入中的每一者转换为数字信号；及处理器，其经配置而用于实施所述模/数转换器的分数延迟恢复。在一些实施例中，所述分数延迟恢复包含：以预定次序将所述多个模拟输入信号中的每一者转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。
【技术实现步骤摘要】
【国外来华专利技术】多通道模/数转换器设备及使用方法相关申请案的交叉参考本专利技术主张2011年6月7日提出申请的标题为“多通道模/数转换器设备及使用方法(MULTICHANNELANALOGTODIGITALCONVERTERAPPARATUSANDMETHODFORUSING)”的第61/494,386号美国临时专利申请案的优先权，所述美国临时专利申请案特此以全文引用的方式并入，犹如完全陈述于本文中一股。
本专利技术一股来说涉及模/数转换器，且更明确地说，涉及多通道转换器。
技术介绍
许多电子系统(举例来说，通信、仪器及医疗装备)在单个装置中嵌入多个数据通道，使得可并行及同时接收、处理及发射许多信号。举例来说，使用称作多输入多输出(MIMO)的技术的一些无线电系统在发射器及接收器两者处使用多个天线以改进通信性能。对多个信号并行地执行接收天线与发射天线之间的信号处理。在另一实例中，用于医疗应用的超声波系统依据多达512个传感器而从人体收集信号，且接着其处理并组合由此些传感器所接收的信息以增强组织及器官的图像。此些系统中的关键块是模/数转换器(ADC)。ADC的目的是提供模拟信号的数字版本。在典型多通道接收器中，每一模拟信号通过ADC转换为数字格式。举例来说，查看图1，四通道接收器具有四个ADC102n。此布置具有几个限制。举例来说：由制作变化所致的物理上不同的ADC102之间的不匹配可影响数字信号处理(“DSP”)块中的后处理的准确性。不同ADC102n当中的平衡时钟分布106可为困难的。任何时钟偏斜在不同通道的取样时刻均可导致通道之间的随机偏移。在其中需要同步取样的系统中，时钟路径不匹配可限制性能。n通道系统的功率消耗通常为单个ADC的功率消耗的至少n倍。如果n数目个ADC102n集成于同一硅中，且单个ADC的测试合格率小于100％，那么系统的合格率将减小到pn。ADC的前端电路通常包括命名为取样与保持(S＆H)电路的块。S&H的功能是以离散时间模拟量对模拟信号进行取样。ADC的其余部分将此些离散时间模拟样本量化成离散电平。接着使数字代码(举例来说，二进制、温度计或类似物)与每一量化电平相关联。图2是典型取样与保持功能的实例。模拟输入202经由开关208连接到电容器204，所述开关可响应于取样时钟206而被接通(闭合)或关断(打开)。当开关208为接通时，模拟输入202将使电容器204充电(或者，换句话说，电容器对所述输入进行取样)，但开关208一关断，电容器204就与所述输入断开连接，借此保持由输入202提供的电荷。ADC稍后可电连接到输出端子210并将所保持电荷转换为数字值。图3图解说明多个ADC的示范性现有技术替代方案。如所展示，单个ADC302响应于样本时钟305而在模拟输入308之间由样本时钟305及开关304计时。所得数字输出为1-2-3-4-1-2-3-4-1-2…并提供到DSP304。然而，此些系统仅可用于低带宽系统，其中时钟偏斜及其它问题在其低转换速率下不显著。需要一种采用单个ADC同时使上文所列的问题最小化的ADC系统。
技术实现思路
根据本专利技术的实施例的系统及方法在很大程度上克服了现有技术中的这些及其它缺陷。根据所主张的实施例，一种系统包含：取样与保持电路，其用于接收多个模拟输入信号；模/数转换器，其用于将所述模拟输入中的每一者转换为数字信号；及处理器，其经配置而用于实施模/数转换器的分数延迟恢复。在一些实施例中，所述分数延迟恢复包含：以预定次序将所述多个模拟输入信号中的每一者转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。一种用于控制多通道模/数转换器的计算机实施的方法，其中所述模/数转换器包含取样与保持电路，根据实施例，所述方法包含：以预定次序对多个模拟信号进行取样；以所述预定次序将每一模拟信号转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。根据一些实施例，一种计算机程序产品包含载运可执行以实施多通道模/数转换器的分数延迟恢复的程序指令的至少一个有形计算机可读媒体，其中所述模/数转换器包含取样与保持电路。在一些实施例中，所述指令可执行以实施：以对应于对多个模拟输入信号进行取样及转换的次序的预定次序对所述模拟信号的每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。附图说明所属领域的技术人员通过参考附图可更好地理解本专利技术且明了本专利技术的众多目标、特征及优点。在不同图式中，使用相同参考符号来指示类似或相同的物项。图1是根据现有技术的具有多个ADC电路的典型多通道ADC电路。图2是根据现有技术的典型取样与保持电路。图3是根据现有技术的电连接到ADC的典型取样与保持电路。图4是根据专利技术性概念的示范性多通道ADC。图5是根据专利技术性概念的与图4的ADC相关联的示范性驱动信号方案。图6是根据本专利技术的专利技术性概念的方法的流程图。具体实施方式将参考附图详细描述各种实施例。尽可能地，将贯穿图式使用相同元件符号来指代相同或相似部件。对特定实例及实施方案的参考是出于说明性目的，且并不打算限制本专利技术或权利要求书的范围。在本专利技术的各种方面中，揭示一种方法，其中经多路复用输入布置可成功地用于极高速/高带宽应用中，借此提供所要的大小及功率减小。现在转到图4，图解说明实施如所主张的实施例的示范性系统。明确地说，根据本专利技术的专利技术性概念，单个ADC412转换多个模拟输入404n。多个输入404n在时间上多路复用且由ADC412以预定次序一次一个地进行取样，且每一样本被转换为信号的数字版本。因此，系统包含取样时钟402n、电容器406及样本时钟408。所述实例展示四个输入，但显然可转换任何数目个输入，假定ADC412的带宽(转换时间)足以在取样周期中转换所有信号。在所展示(且如图5的时序图中所图解说明)的实例中，四个输入以次序1-2-3-4-1-2-3-4-1-2…进行取样。因此，数字输出数据流含有以相同时间交错次序：1-2-3-4-1-2-3-4-1-2-…组织的所有四个输入。在各种实施例中，数字时间多路分用器可用于确定与每一通道相关联的数据。根据本专利技术的实施例，可将ADC412的输出提供到DSP413以供处理450。可借助简单可编程数字状态机以任何所要方式来变换ADC的输入的次序。举例来说，可能以时间交错次序4、3、2、1、4、3、2、1、…对所述输入进行取样。类似地，可借助可编程数字状态机以任何所要时间交错次序对小于所有输入的任何数目个输入进行取样。举例来说，三个输入1、3及4可选定以时间交错次序1、4、3、1、4、3、…进行取样。与现有技术解决方案图1相比，如图4中的单个ADC412的使用提供一些优点，所述优点包含：降低的通道不匹配，这是因为所有输入均由同一ADC412转换；与不平衡时钟分布有关的几个问题；减小的面积及功率消耗；及系统的改进的测试合格率。然而，不同输入404n经取样相对于彼此具有一些时间延迟。在其中需要输入的同步取样的系统中，必须解决此问题。不同输入的样本之间本文档来自技高网...
【技术保护点】
一种用于控制多通道模/数转换器的计算机实施的方法，其中所述模/数转换器包含取样与保持电路，所述方法包括：以预定次序对多个模拟信号进行取样；以所述预定次序将每一模拟信号转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。
【技术特征摘要】
【国外来华专利技术】2011.06.07 US 61/494,386;2012.06.06 US 13/489,7141.一种用于控制多通道模/数转换器的方法，其中所述模/数转换器包含取样与保持电路，所述方法包括：以预定次序对多个模拟信道进行取样，每一模拟信道接收相关联的模拟信号；以所述预定次序将每一与所述模拟信道之一相关联的模拟信号转换为包括所述模拟信号的数字样本的数字版本，其中与所述多个模拟信号之一者相关联的数字样本关于与所述多个模拟信号之另一者相关联的数字样本被时间延迟；其特征在于以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样，使得不同模拟信道的数字样本之间的时间延迟被移除。2.根据权利要求1所述的方法，其中所述多个模拟信道和相关联的模拟信号的数目为“n”，且进一步地，其中对每一数字版本进行上取样由在所述数字版本之间插入n-1个零组成。3.根据权利要求1所述的方法，其中所述数字滤波步骤为箱式滤波器技术。4.根据权利要求1所述的方法，其中所述转换...
【专利技术属性】
技术研发人员：安德烈娅·帕尼加达，乔治·格里洛，丹尼尔·米查姆，
申请(专利权)人：密克罗奇普技术公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。