用于n衬底高侧开关的反向极性保护制造技术

本发明专利技术涉及用于n衬底高侧开关的反向极性保护。公开一种半导体器件。根据本发明专利技术的第一方面，该器件包括：具有衬底的半导体芯片，电耦合到衬底以向衬底提供第一电源电位(VS)和负载电流的第一电源端，和可操作地被提供第二电源电位的第二电源端。第一垂直晶体管集成在半导体芯片中且电耦合在电源端和输出端之间。第一垂直晶体管被配置为根据提供给第一垂直晶体管的栅电极的控制信号向输出端提供负载电流的电流路径。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及用于n衬底高侧开关的反向极性保护。公开一种半导体器件。根据本专利技术的第一方面，该器件包括：具有衬底的半导体芯片，电耦合到衬底以向衬底提供第一电源电位(VS)和负载电流的第一电源端，和可操作地被提供第二电源电位的第二电源端。第一垂直晶体管集成在半导体芯片中且电耦合在电源端和输出端之间。第一垂直晶体管被配置为根据提供给第一垂直晶体管的栅电极的控制信号向输出端提供负载电流的电流路径。【专利说明】用于η衬底高侧开关的反向极性保护
本说明书涉及提供用于半导体开关的特别是用于包括集成在η掺杂衬底中的多个DMOS高侧开关的半导体器件的反向极性保护的电路。
技术介绍
目前智能功率半导体开关被用于广阔的各种应用中。不仅在汽车应用中越来越多地使用智能半导体开关来代替电动机械式继电器。特别是在电池供电系统(例如，汽车的电子设备)中足够的反向极性保护是必要条件。在通常的汽车应用中，额定电源电压为+12V。可靠的电子器件通常需要承受多达-16V(反向电压)的电源电压达至少两分钟。多通道开关器件通常包括每个输出通道的一个功率半导体开关(通常是M0SFET)，其中电负载连接到每个输出通道。因此，每个电负载可使用相应的半导体开关接通和关断。假定ΙΟΟπιΩ的导通电阻和IA的额定负载电流导致每个活动输出通道的IOOmW的功率损耗。每个功率半导体开关通常具有与半导体开关的负载电流路径(例如，MOSFET情况下的漏极-源极路径)并联耦合的反向二极管。在正常操作期间，这个反向二极管反向偏置并且处于阻断状态。然而，当施加负电源电压时，该反向二极管变为正向偏置并且负载电流可被从接地通过负载和反向二极管引导到负电源电位。假定二极管的正向电压至少为0.7V，在反向二极管中(并且因此在开关器件中)产生的功率损耗是每个输出通道700mW，是在正常操作期间的至少7倍。不用说，这样的情况对开关器件可能是危险的并且需要适当的反向极性保护电路。给智能半导体开关提供反向极性保护的已知电路相对比较复杂，并且需要相当大的芯片空间。因此存在对包括高效的(就电路复杂度和芯片空间要求而言)反向极性保护的智能半导体开关的需要。
技术实现思路
公开了一种半导体器件。根据本专利技术的第一方面，器件包括:具有衬底的半导体芯片，电耦合到衬底以向衬底提供第一电源电位(Vs)和负载电流的第一电源端，和被可操作地提供第二电源电位的第二电源端。第一垂直晶体管集成在半导体芯片中并且电耦合在电源端和输出端之间。第一垂直晶体管被配置为根据控制信号向输出端提供负载电流的电流路径，该控制信号被提供到所述第一垂直晶体管的栅电极。此外，控制电路被集成在半导体芯片中，并耦合到第一垂直晶体管。控制电路被配置为生成控制信号来接通和关断所述第一垂直晶体管。控制电路包括反向极性保护电路。反向极性保护电路包括与第一二极管串联耦合的第一 MOS晶体管，其中所述MOS晶体管和二极管耦合在第一和第二电源端之间。反向极性保护电路还包括:第一开关电路，耦合到所述第一 MOS晶体管，电连接在第一和第二电源端之间，并且配置为当所述第二电源电位超过第一电源电位达大于给定的阈值时激活所述MOS晶体管。【专利附图】【附图说明】参照以下附图和描述可以更好地理解本专利技术。图中的部件不一定是按比例的，而是重点放在图示本专利技术的原理。此外，在图中，相同的参考数字指定对应的部分。在附图中:图1图示了具有多个输出通道的示例性开关器件，每个通道包括一个高侧η沟道MOS晶体管(指明用于正常操作的示例性电压电平)；图2图示了与图1相同的电路(指明用于反向极性操作的示例性电压电平);图3图示了根据本专利技术的一个示例的包括一个示例性高侧η沟道MOS晶体管和反向极性保护电路的开关器件(指明用于在有源箝位期间正常操作的示例性电压电平)；图4图示了与图3相同的电路(指明用于反向极性操作的示例性电压电平)；图5是通过半导体主体的剖视图，在该半导体主体中集成了 DMOS功率晶体管和CMOS门；图6图示了包括P沟道MOS晶体管的图3的电路的一个细节(指明用于正常操作的示例性电压电平)；图7图示了与图5相同的细节(指明用于反向极性操作的示例性电压电平)；图8借助于半导体主体的剖视图图示了用于图5的示例中的P沟道MOS晶体管的实施方式，通过P掺杂隔离区将晶体管的η掺杂体区与η掺杂衬底隔离；和图9a和％，统称为图9·，包括配置为向图8的晶体管的p掺杂隔离区施加特定电位的电路。【具体实施方式】图1图示了示例性多通道开关器件，其包括多个输出通道。每个通道包括一个高侧半导体开关。这里所呈现的示例与被用作高侧功率半导体开关的η沟道MOS晶体管有关。具体地说，考虑了垂直功率MOS晶体管(例如，具有或不具有槽栅极的DMOS晶体管)。在图1中包括指示在正常操作的情况中(正电源电压Vs = 12V，接地电位Vem=OV)不同电路节点的电压电平的标记。图2图示了相同的电路。然而，包括在图2标记中的标记指示在反向极性操作的情况中(电源电SVs=OV，接地电位VfflD = 12V)不同电路节点的电压电平。图1和图2的示例性电路包括开关器件I，开关器件I在电源端被供应电源电压Vs，且在接地端被供应对应的参考电位(还称为接地GND)。该电源电压可以例如由汽车电池提供。开关器件包括:多个η沟道高侧DMOS晶体管I\，T2，...，Tn，其中，所述晶体管的每一个与相应的输出通道相关联。每个晶体管T1, T2, , Tn具有负载电流路径(例如，MOS晶体管情况中的漏极-源极电流路径)，该负载电流路径(内部地)将相应的输出端OUT1,OUT2, , OUTn耦合到电源端(电位Vs)。也就是说，依赖于晶体管T1, T2,…，Tn的开关状态(导通或断开)，提供(经由晶体管的负载路径)从电源端到与输出通道相关联的输出端OUT1, OUT2,, OUTn的低电阻电流路径。电负载可以被连接在输出端OUT1, OUT2, , OUTn和接地之间。晶体管TpT2,...,Tn的开关状态根据例如使用栅极驱动器电路(未示出)提供的相应的控制信号(例如MOSFET的情况中的栅极电流或栅极电压)进行设置，其中栅极驱动器电路根据供应给相应的输入引脚IN1, IN2,...1Nn的输入信号生成控制信号。一个输入信号可以提供给每个输出通道。可以采用逻辑电路18用于预处理供应给输入引脚IN1,IN2,...1Nn的信号。通常逻辑电路依赖于供应给输入引脚IN1, IN2,...1Nn的信号生成供应给栅极驱动器的控制信号。每个晶体管T1, T2, , Tn具有与晶体管的负载电流路径并联连接的反向二极管。通常的MOS晶体管具有固有的反向二极管，归因于晶体管的内部设置固有的反向二极管总是存在。不具有固有的反向二极管的其它晶体管可以具有外部反向二极管以在开关感性负载时允许续流(free-wheeling)。为了提供开关器件I的内部电路的反向极性保护，已知的是将二极管(例如肖特基二极管)连接在开关器件的接地端和由供电电源(例如，汽车电池)提供的实际接地电位之间。然而，这个二极管可以被如将在后面描述(也参见图9)的更复杂的电路代替。指示在各个电路节点处存在的电压电平的标记指的是图1中正常操作期间的电压电平和图2中反向本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体芯片，包括衬底；第一电源端，电耦合到衬底以向所述衬底提供第一电源电位和负载电流；第二电源端，能操作地被提供第二电源电位；第一垂直晶体管，集成在所述半导体芯片中并且电耦合在所述电源端和输出端之间，所述第一垂直晶体管被配置为根据提供给所述第一垂直晶体管的栅电极的控制信号向所述输出端提供负载电流的电流路径；控制电路，集成在所述半导体芯片中并且耦合到所述第一垂直晶体管并且被配置为生成所述控制信号来接通和关断所述第一垂直晶体管，所述控制电路包括反向极性保护电路，所述反向极性保护电路包括：第一MOS晶体管，与第一二极管串联耦合，所述MOS晶体管和所述二极管耦合在第一和第二电源端之间；和第一开关电路，耦合到所述第一MOS晶体管并且电连接在第一和第二电源端之间，所述第一开关电路被配置为当所述第二电源电位超过所述第一电源电位达多于给定的阈值时激活所述MOS晶体管。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：B·奥尔，P·德尔克罗切，M·拉杜尔纳，L·彼得鲁齐，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE