一种阵列结构及其制作方法、阵列基板和显示装置制造方法及图纸

本发明专利技术公开了一种阵列结构及其制作方法、基于该阵列结构的阵列基板和显示装置，其中阵列结构的制作方法是在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在栅绝缘层上形成过孔结构；或者在栅绝缘层上形成源漏极金属层之后还包括：在源漏极金属信号接入端子所在位置对应的源漏极金属层上形成过孔结构，过孔结构的两侧具有缓和的斜坡。通过对源漏极金属层下方的栅绝缘层进行刻蚀，降低源漏极金属层上方的导电膜层的高度；或者对源漏极金属层进行刻蚀，形成两侧具有缓和斜坡的过孔结构，交替布线中SD基和Gate基上方的ITO高度相同，使得导电球受力更加均匀，提高导线性能。

【技术实现步骤摘要】
一种阵列结构及其制作方法、阵列基板和显示装置
本专利技术涉及显示
，特别涉及一种阵列结构及其制作方法、基于该阵列结构的阵列基板和显示装置。
技术介绍
目前随着液晶显示面板分辨率的不断提高，特别是对于小尺寸的液晶显示面板而言，提高分辨率就意味着增加指单位长度内包含的像素点的数量，即PPI(PixelsPerInch，每英寸像素的数目)，因此在相同空间下引线的数目就会随之增加。现有技术一般是通过对IC(IntegratedCircuit，集成电路)采用交替布线的方法来尽量压缩布线空间，以应对IC引脚越来越多的问题，图1为栅电极层(Gate层)和源漏金属层(SD层)交替布线的示意图，其中01为Gate层，02为SD层。通过Gate层和SD金属层交替布线，再在其上方进行曝光刻蚀，形成过孔，最后通过ITO(IndiumTinOxides，铟锡金属氧化物)层导出，如图2所示，图2中左侧和右侧分别为采用交替布线时Gate层和SD金属层的截面示意图，其中03为栅绝缘层，即GI层，04为钝化层，即PVX层，05为导电膜层，即ITO层。但是交替布线的方法存在以下问题，由于在Gate基和SD基设计Pad(信号接入端子)时形成不同的结构，最终形成的Pad高度不同，造成ICBondingPad与IC引脚接触不良，Gate层和SD金属层交替布线出现接触不良的示意图如图3所示。图3中可以看出SD金属层的高度高于Gate层的高度，导致SD基和Gate基上方的ITO高度存在高度差，图3中06为导电球，07为IC引脚。因此，基于上述现有技术的方法由于SD基和Gate基上方的ITO高度不同，最后在相邻IC引脚上对应的ITO与ICBondingPad之间出现不同的高度差，导致导电球与ITO的接触面积不同，受力不均匀，产生不良Bonding状态，降低导电性能。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何解决交替布线过程中SD基和Gate基上方的ITO高度不同的问题。(二)技术方案为解决上述技术问题，本专利技术提供了一种阵列结构的制作方法，在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在所述栅绝缘层上形成过孔结构。进一步地，所述对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀之后还包括：在具有过孔结构的栅绝缘层上方逐层形成源漏极金属层、钝化层以及导电膜层。进一步地，形成源漏极金属层之后还包括：对所述源漏极金属层在所述过孔结构所对应的位置进行与所述过孔结构相同的刻蚀，继续在所述源漏极金属层上形成钝化层，也进行相同的刻蚀，最后形成导电膜层。为解决上述技术问题，本专利技术还提供了一种阵列结构，该阵列结构是通过以上所述的阵列结构制作方法得到的。为解决上述技术问题，本专利技术还提供了一种显示装置，包括阵列基板和彩膜基板，其中所述阵列基板是在玻璃基板上形成以上所述的阵列结构得到的。为解决上述技术问题，本专利技术还提供了一种阵列结构的制作方法，在栅绝缘层上形成源漏极金属层之后还包括：在所述源漏极金属信号接入端子所在位置对应的源漏极金属层上形成过孔结构，所述过孔结构的两侧具有缓和斜坡。进一步地，所述过孔结构包括主孔以及主孔两侧的补偿孔，所述补偿孔小于所述主孔，且上述主孔为全透光，所述补偿孔为非全透光。进一步地，所述过孔结构包括主孔以及主孔两侧的半透膜，所述主孔为全透光，所半透膜为非全透光。进一步地，所述半透膜包括多级不同透过率的次半透膜，并且所述次半透膜的透过率从所述主孔为起始端向两侧逐级递减分布。进一步地，在所述源漏极金属层通过湿法刻蚀，形成主孔和补偿孔或主孔和半透膜的过孔结构，之后在所述源漏极金属层上形成具有斜坡的光刻胶，所述光刻胶的高度从两侧向所述主孔逐渐降低，并对所述光刻胶进行曝光以及对所述源漏极金属层进行干法刻蚀。进一步地，对所述源漏极金属层进行干法刻蚀之后还包括：在所述源漏极金属层上形成钝化层并在所述过孔结构对应的位置也进行相同的斜坡刻蚀，最后形成导电膜层。为解决上述技术问题，本专利技术还提供了一种阵列结构，该阵列结构是通过以上所述的阵列结构制作方法得到的。为解决上述技术问题，本专利技术还提供了一种显示装置，包括阵列基板和彩膜基板，其中所述阵列基板是在玻璃基板上形成以上所述的阵列结构得到的。(三)有益效果本专利技术实施例提供了一种阵列结构及其制作方法、基于该阵列结构的阵列基板和显示装置，其中阵列结构的制作方法是在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在栅绝缘层上形成过孔结构；或者在栅绝缘层上形成源漏极金属层之后还包括：在源漏极金属信号接入端子所在位置对应的源漏极金属层上形成过孔结构，过孔结构的两侧具有缓和的斜坡。通过对源漏极金属层下方的栅绝缘层进行刻蚀，降低源漏极金属层上方的导电膜层的高度；或者对源漏极金属层进行刻蚀，形成两侧具有缓和斜坡的过孔结构，交替布线中SD基和Gate基上方的ITO高度相同，使得导电球受力更加均匀，提高导线性能。附图说明图1为现有技术中Gate层和SD层交替布线的示意图；图2为现有技术中采用交替布线时Gate层和SD金属层的截面示意图；图3为现有技术中Gate层和SD金属层交替布线出现接触不良的示意图；图4是本专利技术实施例一提供的一种阵列结构的制作方法的流程示意图；图5为本专利技术实施例二提供的一种阵列结构的截面示意图；图6为本专利技术实施例二中IC引脚与ICBondingPad之间通过ACF胶相连的示意图；图7为本专利技术实施例二中提供的阵列基板的示意图；图8为本专利技术实施例三中采用主孔+补偿孔的设计方式示意图；图9为本专利技术实施例三中采用主孔+半透膜的设计方式示意图；图10为本专利技术实施例三中源漏极金属层上形成具有斜坡的光刻胶的示意图；图11为本专利技术实施例三中主孔中间以及两侧具有斜坡的光刻胶在过孔处的光强分布示意图；图12为本专利技术实施例三中湿法刻蚀后得到的结果示意图；图13为本专利技术实施例三中干法刻蚀后得到的结果示意图；图14为本专利技术实施例三提供的阵列结构的制作方法的步骤流程图；图15为本专利技术实施例四提供的阵列结构的截面示意图；图16为本专利技术实施例四提供的阵列基板的示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例一本专利技术实施例提供了一种阵列结构的制作方法，在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在栅绝缘层上形成过孔结构。该阵列结构的制作方法通过在制作源漏极金属层之前，即进行栅绝缘层(即GIMASK)制作时，将源漏极金属层信号接入端子(即SDPad)对应位置的栅绝缘层也做同样的MASK处理，经过GI刻蚀之后，消除SDPad高度的升高，从而降低Gate基和SD基上导电膜层(ITO)的高度差，使连接相邻IC引脚的ITO具有相同的高度，使得导电球受力更加均匀，提高导线性能。优选地，本实施例中对源漏极金属信号接入端子(SDPad)所在位置对应的栅绝缘层进行刻蚀之后还包括：在具有过孔结构的栅绝缘层(GI)上方逐层形成源漏极金属层(SD)、钝化层(PVX)以及导电膜层(ITO)。进一步地，本实施本文档来自技高网...

【技术保护点】
一种阵列结构的制作方法，其特征在于，在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在所述栅绝缘层上形成过孔结构。

【技术特征摘要】
1.一种阵列结构的制作方法，其特征在于，在栅绝缘层上形成源漏极金属层之前还包括：对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀，在所述栅绝缘层上形成过孔结构；对源漏极金属信号接入端子所在位置对应的栅绝缘层进行刻蚀之后还包括：在具有过孔结构的栅绝缘层上方逐层形成源漏极金属层；然后对所述源漏极金属层在所述过孔结构所对应的位置进行与所述过孔结构相同的刻蚀，继续在所述源漏极金属层上形成钝化层，在所述钝化层上与所述过孔结构对应的位置进行与所述过孔结构相同的刻蚀，最后形成导电膜层；所述源漏金属层的上方与栅电极层的上方，用于连接相邻IC引脚的导电膜层高度相同。2.一种阵列结构，其特征在于，所述阵列结构是通过权利要求1所述的阵列结构制作方法得到的。3.一种显示装置，包括阵列基板和彩膜基板，其特征在于，所述阵列基板是在玻璃基板上形成权利要求2所述的阵列结构得到的。4.一种阵列结构的制作方法，其特征在于，在栅绝缘层上形成源漏极金属层之后还包括：在所述源漏极金属信号接入端子所在位置对应的源漏极金属层上形成过孔结构，所述过孔结构的两侧具有缓和斜坡；在所述源漏极金属层上形成钝化层并在所述钝化层的与所述过孔结构对应的位置进行相...

【专利技术属性】
技术研发人员：史大为，冀新友，李付强，郭建，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：