晶体管驱动电路制造技术

本发明专利技术各种实施方式中提供了晶体管驱动电路。该驱动电路可包括晶体管，该晶体管包括控制端子；电容；第一开关和电源，其中第一开关可耦接在电源和电容第一端子之间；第二开关和电感，它们可串联耦接在电容的第一端子和晶体管的控制端子之间。

【技术实现步骤摘要】
晶体管驱动电路
本专利技术的各种实施方式涉及晶体管驱动电路。
技术介绍
功率半导体开关新发展的目的之一，是获得具有尽可能高阻断电压但仍可提供低导通状态电阻的组件。出于这个目的，已经开发了EGFET（扩展栅FET），其中除了栅极，所谓漂移控制区也提供在源极和漏极之间的晶体管中，以提供降低的导通状态电阻。然而，需要高控制电流用于驱动漂移控制区，以实现低导通状态电阻，即用于当EGFET呈现为导通状态时，引入电荷到漂移控制区中，并当EGFET呈现为非导通状态时，消耗漂移控制区的电荷。
技术实现思路
在各种实施方式中，提供了一种晶体管驱动电路。该驱动电路可包括晶体管，该晶体管包括控制端子；电容；第一开关和电源，其中第一开关可藕接在电源和电容的第一端子之间；第二开关和电感，其可串联耦接在电容的第一端子和晶体管的控制端子之间。在各种实施方式中，还提供了一种晶体管控制电路，其包括：负载晶体管，其包括控制端子，负载晶体管包括栅极区和/或至少一个漂移控制区；电容器；第一控制晶体管；电源，其中第一控制晶体管耦接在电源和电容器的第一端子之间；第二控制晶体管；电感器，其中第二控制晶体管和电感器串联耦接在电容器的第本文档来自技高网...

【技术保护点】
一种晶体管驱动电路，包括：晶体管，所述晶体管包括控制端子；电容；第一开关和电源，其中所述第一开关耦接在所述电源和所述电容的第一端子之间；第二开关和电感，所述第二开关和所述电感串联耦接在所述电容的第一端子和所述晶体管的控制端子之间。

【技术特征摘要】
2012.06.27 US 13/534,0031.一种晶体管驱动电路，包括：晶体管，所述晶体管包括控制端子；第一电容；第一开关和电源，其中所述第一开关耦接在所述电源和所述第一电容的第一端子之间；第二开关和电感，所述第二开关和所述电感串联耦接在所述第一电容的第一端子和所述晶体管的控制端子之间，其中，所述晶体管包括内部电容，所述内部电容由所述晶体管的栅极和至少一个漂移控制区形成，所述晶体管驱动电路还包括：辅助电容，并联耦接到所述晶体管的所述内部电容并用于减缓所述晶体管的开关特性；第三开关，耦接在参考电位与所述电感和所述晶体管的控制端子之间的电路径之间，以当所述晶体管处于非导通状态时，使所述内部电容放电，并因此在所述晶体管进行下一次开关之前使所述内部电容产生定义明确的电位。2.根据权利要求1所述的晶体管驱动电路，其中，所述晶体管的控制端子耦接到所述晶体管的栅极。3.根据权利要求1所述的晶体管驱动电路，其中，所述晶体管的控制端子耦接到所述晶体管的至少一个漂移控制区。4.根据权利要求2所述的晶体管驱动电路，其中，所述晶体管的栅极和至少一个漂移控制区并联耦接到所述晶体管的控制端子。5.根据权利要求1所述的晶体管驱动电路，其中，所述电感和所述第一电容定义振荡时间周期。6.根据权利要求1所述的晶体管驱动电路，其中，所述第一开关包括第一晶体管。7.根据权利要求6所述的晶体管驱动电路，其中，所述第一晶体管被配置为能够阻断一个极性的电压。8.根据权利要求1所述的晶体管驱动电路，其中，所述第二开关包括至少一个第二晶体管。9.根据权利要求8所述的晶体管驱动电路，其中，所述第二开关被配置为能够阻断两个极性的电压。10.根据权利要求8所述的晶体管驱动电路，其中，所述第二开关被配置为JFET。11.根据权利要求8所述的晶体管驱动电路，其中，所述第二开关包括串联耦接的两个MOSFET，其中所述两个MOSFET的漏极或源极互相耦接。12.根据权利要求1所述的晶体管驱动电路，其中，所述第一开关包括第一晶体管，并且所述第二开关包括至少一个第二晶体管；以及其中，所述第一晶体管和所述至少一个第二晶体管的阻断电压等于或大于所述电源供应的电压。13.根据权利要求1所述的晶体管驱动电路，其中，所述第一开关包括第一晶体管，并且所述第二开关包括至少一个第二晶体管；以及其中，所述晶体管、所述第一晶体管和所述至少一个第二晶体管单片集成到一个基板中。14.根据权利要求1所述的晶体...

【专利技术属性】
技术研发人员：安东·毛德，阿明·维尔梅罗特，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：