半导体装置的制造方法制造方法及图纸

一种在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板上对被切割了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片部分进行切割的半导体装置的制造方法，其具有：第1步骤，在所述半导体基板的所述主面上形成绝缘层；第2步骤，将主面侧具有半导体集成电路的被切割了半导体晶片，以使与所述主面相反侧的面面对所述绝缘层并介由所述绝缘层的方式，在所述半导体基板上所形成的半导体晶片上进行积层；及第3步骤，形成可使不同层的半导体晶片之间进行信号传递的连接部。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种在主面侧形成了具有半导体集成电路的多个半导体晶片的半导体基板上对被切割了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片部分进行切割的，其具有：第1步骤，在所述半导体基板的所述主面上形成绝缘层；第2步骤，将主面侧具有半导体集成电路的被切割了半导体晶片，以使与所述主面相反侧的面面对所述绝缘层并介由所述绝缘层的方式，在所述半导体基板上所形成的半导体晶片上进行积层；及第3步骤，形成可使不同层的半导体晶片之间进行信号传递的连接部。【专利说明】
本专利技术涉及一种，尤其涉及一种在包含半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片的。
技术介绍
近年，半导体应用产品作为数码相机和手机等各种移动机器的用途等正在急剧趋于小型化、薄型化、及轻量化。同时，就半导体应用产品上所安装的半导体装置而言，也存在着小型化和高密度化的要求，为了响应该要求，例如，提出了一种在晶圆(Wafer)状态的半导体晶片(Chip)上直接对其它半导体晶片进行积层的所谓的“晶片堆叠晶圆”(以下称“C0W”)技术。(日本)特开2010- 278279号公报
技术实现思路
但是，在现有的COW技术中，使用了一种预先埋设纵横比较大的连接孔(TSV)并形成凸点或金属突起，再对半导体晶片进行接合，或者，使半导体晶片的装置面(形成了半导体集成电路的面)合在一起后，再进行薄型化并由连接孔(TSV)进行接合的方法。为此，在前者的情况下，对半导体晶片进行接合时，因为需要在从双方的半导体晶片所露出的导通孔内形成凸点或金属突起的步骤，所以存在着生产率较低，半导体装置的制造成本上升的问题。另外，在后者的情况下，因为采用使装置面相对的方式来进行半导体晶片的接合，所以需要具有预先进行了设计的配线，并且，由于用于连接的连接配线的柔软性较低，如果单纯地重复进行同样的步骤，则不能对3个以上的半导体晶片进行积层。SP，因为对3个以上的半导体晶片进行积层时需要特别的步骤，所以存在着生产率较低，半导体装置的制造成本上升的问题。另外，不论在前者还是后者的情况下，当形成较深的导通孔时，因为导通孔的孔加工和金属填充的时间较长，另外还需要增加必要的材料，所以都存在着半导体装置的制造成本上升的问题。另外，不论在前者还是后者的情况下，通过干蚀刻(Dry Etching)等形成导通孔时，导通孔的大小和密度随着深度的不同而不同，导致导通孔前端部分的直径发生变化。其结果为，因为当将半导体晶片薄型化至预期的厚度时所露出的导通孔的直径并不相同，所以存在着电连接时电阻值不均、可靠性下降的问题。本专利技术是鉴于上述问题而提出的，其目的在于提供一种可靠性和生产率较高，并可降低制造成本的。为了实现上述目的，本专利技术是一种在主面侧形成了多个(本文中，多个指“2个以上”)具有半导体集成电路的半导体晶片的半导体基板上对被划片了的半导体晶片进行积层，在不同层的半导体晶片之间以可传递信号的方式进行连接，之后，对被积层了的所述半导体晶片的部分进行划片的，其特征在于，具有:第I步骤，在所述半导体基板的所述主面上形成绝缘层;第2步骤，将主面侧具有半导体集成电路的被划片了的半导体晶片，以使与所述主面相反侧的面面对(对着)所述绝缘层并介由所述绝缘层的方式，在所述半导体基板上所形成的半导体晶片上进行积层；及第3步骤，形成可使不同层的半导体晶片进行信号传递的连接部。根据本专利技术，能够提供一种可靠性和生产率较高，并可降低制造成本的。【专利附图】【附图说明】图1是对第I实施方式的半导体装置进行例示的截面图。图2A是对第I实施方式的半导体装置的制造步骤进行例示的图(其I)。图2B是对第I实施方式的半导体装置的制造步骤进行例示的图(其2)。图2C是对第I实施方式的半导体装置的制造步骤进行例示的图(其3)。图2D是对第I实施方式的半导体装置的制造步骤进行例示的图(其4)。图2E是对第I实施方式的半导体装置的制造步骤进行例示的图(其5)。图2F是对第I实施方式的半导体装置的制造步骤进行例示的图(其6)。图2G是对第I实施方式的半导体装置的制造步骤进行例示的图(其7)。图2H是对第I实施方式的半导体装置的制造步骤进行例示的图(其8)。图21是对第I实施方式的半导体装置的制造步骤进行例示的图(其9)。图2J是对第I实施方式的半导体装置的制造步骤进行例示的图(其10)。图2K是对第I实施方式的半导体装置的制造步骤进行例示的图(其11)。图2L是对第I实施方式的半导体装置的制造步骤进行例示的图(其12)。图2M是对第I实施方式的半导体装置的制造步骤进行例示的图(其13)。图2N是对第I实施方式的半导体装置的制造步骤进行例示的图(其14)。图20是对第I实施方式的半导体装置的制造步骤进行例示的图(其15)。图2P是对第I实施方式的半导体装置的制造步骤进行例示的图(其16)。图2Q是对第I实施方式的半导体装置的制造步骤进行例示的图(其17)。图2R是对第I实施方式的半导体装置的制造步骤进行例示的图(其18)。图2S是对第I实施方式的半导体装置的制造步骤进行例示的图(其19)。图2T是对第I实施方式的半导体装置的制造步骤进行例示的图(其20)。图2U是对第I实施方式的半导体装置的制造步骤进行例示的图(其21)。图2V是对第I实施方式的半导体装置的制造步骤进行例示的图(其22)。图2W是对第I实施方式的半导体装置的制造步骤进行例示的图(其23)。图2X是对第I实施方式的半导体装置的制造步骤进行例示的图(其24)。图3A是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其1)。图3B是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其2)。图3C是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其3)。图3D是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其4)。图3E是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其5)。图3F是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其6)。图3G是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其7)。图3H是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其8)。图31是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其9)。图3J是对第I实施方式的变形例I的半导体装置的制造步骤进行例示的图(其10)。图4A是对第I实施方式的变形例2的半导体装置的制造步骤进行例示的图(其1)。图4B是对第I实施方式的变形例2的半导体装置的制造步骤进行例示的图(其2)。图4C是对第I实施方式的变形例2的半导体装置的制造步骤进行例示的图(其3)。图4D是对第I实施方式的变形例2的半导体装置的制造步骤进行例示的图(其4)。图5是对第2实施方式的半导体装置进行例示的截面图(其I)。图6A是对第2实施方式的半导体装置的制造步骤进行例示的图(其I)。图6B是对第2实施方式的半导体装置的制造步骤进行例示的图(其2)。图6C是对第2实施方式的半导体装置的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：大场隆之，
申请(专利权)人：国立大学法人东京大学，
类型：
国别省市：