CTIA型CMOS焦平面读出电路及测试方法技术

一种CTIA型CMOS焦平面读出电路的测试方法，包括CTIA读出单元，其创新在于：在CTIA读出单元的信号输入端连接一测试电容；对CTIA读出单元进行测试时，通过向测试电容施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。本发明专利技术的有益技术效果是：测试信号调节范围大，测试内容全面、准确，不会对实际工作时的信号电流造成干扰，物理面积占用小。

【技术实现步骤摘要】
【专利摘要】一种CTIA型CMOS焦平面读出电路的测试方法，包括CTIA读出单元，其创新在于：在CTIA读出单元的信号输入端连接一测试电容；对CTIA读出单元进行测试时，通过向测试电容施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。本专利技术的有益技术效果是：测试信号调节范围大，测试内容全面、准确，不会对实际工作时的信号电流造成干扰，物理面积占用小。【专利说明】CTIA型CMOS焦平面读出电路及测试方法
本专利技术涉及一种半导体器件测试技术，尤其涉及一种CTIA型CMOS焦平面读出电路及测试方法。
技术介绍
随着信息技术与微电子技术的迅猛发展，焦平面技术也应运而生，目前，基于焦平面技术的焦平面成像已广泛应用于工业控制、医疗诊断、化学过程监测、天文学等诸多领域。实现焦平面成像的基本原理是:利用高度发展的微电子技术，将成千上万的光电探测器与读出电路集成在一起，以使得被摄目标可以直接成像。由于焦平面成像的光电转换过程对半导体禁带宽度的要求，其光电探测器通常由化合物半导体构成，例如HgCdTe，InGaAs等；而焦平面成像中的读出电路通常为硅基电路，因此，在制作焦平面成像结构时，其光电探测器和读出电路是由不同材料的两个芯片构成，两个芯片之间通过铟柱连接，由铟柱将光电转换后的信号电流传导至读出电路，光电探测器的每一个像素单元在读出电路中都对应一个相应的采样单元，每个像素单元输出的信号电流经对应的采样单元处理后，再依照读出电路的读出控制依次将其读出。典型的焦平面读出电路包括以下几种形式:(XD (电荷耦合器件)、CID (电荷注入器件)、CIM (电荷成像矩阵)以及CMOS读出电路等。其中，CCD读出电路是较为成熟、应用最早的读出电路，但是CMOS读出电路凭借其低成本、低功耗、高集成度等优势，使得CMOS读出电路在近年来已逐步取代CCD读出电路并成为主流焦平面读出电路。CMOS读出电路中，用于与铟柱相连的采样单元通常包含了如下几种类型:自积分型(SI)采样单元、源随器型(SFD)采样单元、直接注入型(DI)采样单元、反馈增强直接注入型(FEDI)采样单元、电流镜栅调制型(CM)采样单元、电阻负载栅级调制型(RL)采样单元、电容反馈跨阻放大器(CTIA)采样单元、电阻反馈跨阻放大器(RTIA)采样单元。其中，电容反馈跨阻放大器(CTIA)是由运放和反馈积分电容构成的一种复位积分器，探测器电流在反馈积分电容上积分，其大小增益由积分电容确定，它可以提供很低的探测器输入阻抗和恒定的探测器偏置电压，在从很低到很高的背景范围内，都具有非常低的噪声，其输出信号的线性度也很好，因此是CMOS焦平面读出电路中常用的采样单元。由于CMOS读出电路的功能是将探测器探测的信号进行前级处理后读出，其功能能否实现将决定整个焦平面是否能够成像。如果在使用过程中焦平面失效，一般很难确定是焦平面探测器器件失效还是CMOS读出电路失效，而如果整个焦平面性能较低也很难确定是探测器器件或读出电路的性能偏低。因此，有必要在制作过程中对CMOS读出电路进行单独测试。现有技术中，在对CTIA型CMOS焦平面读出电路进行测试时，其测试电路是通过电流镜镜像电流的方式向积分电容注入电流，测试电路的原理示意图如图1所示，这种方式有如下缺点:第一，在电路正常工作的时候，由于电流镜中连接运放的MOS管即使关闭也有一定的漏电流，测试电流itest并不能完全为0，这个电流虽然很小，但由于探测器的信号电流同样很小(低背景时甚至为“皮安”级别)，这个漏电流将对信号产生较大的干扰；第二，在测试时，由于受MOS管漏电流范围的限制，itest通常最小为“纳安”级别，无法产生皮安级别的测试电流，因此，电流镜无法模拟出探测器工作于低背景、短积分时间情况下的工作状态，导致测试的全面性欠佳；第三，由于电流镜的栅极控制信号V’ ref与漏电流之间不是线性变化关系，而电流镜中的MOS管也会导致测试电流itest的非线性度进一步加重，降低读出电路的线性度；第四，对于读出电路来说，其线性度与注入效率都是衡量其性能的重要参数，而由于线性度与注入效率的测试都需要依赖精确的itost和输出电压的数值，但是通过电流镜提供的控制信号很难精确计算出itest，因此，无法对读出电路的线性度与注入效率进行量化，测试项目十分受限；第五，为了构成电流镜结构，需要在每一个像素单元对应的采样单元内增加MOS管，故从整个读出电路来看，由于MOS管制造工艺中不可避免的存在MOS管失配、工艺偏差等因素，很难保证整个阵列的MOS管之间有较高的均一性，最终降低整个读出电路的均一性；最后，由于增加了 MOS管，也相应增大了整个读出电路的面积需求，不利于读出电路的小型化。
技术实现思路
针对
技术介绍
中的问题，本专利技术提出了一种CTIA型CMOS焦平面读出电路的测试结构及其测试方法，包括CTIA读出单元、与CTIA读出单元连接的测试电路，其创新之处在于:所述测试电路由引线一、引线二和测试电容组成，引线一的一端与测试电容的一端连接，引线一的另一端与CTIA读出单元的信号输入端连接；引线二的一端与测试电容的另一端连接，在测试时，引线二的另一端与测试电压输入端接触，实际工作时，引线二的另一端闲置；引线二用于在测试过程中将测试电压导入测试电容内。前述方案的原理是:在测试时，通过向测试电容施加测试电压来间接地向CTIA读出单元内的积分电容进行充电操作，以模拟光电探测器中的像素单元向积分电容充电的过程，通过对模拟充电过程中各种电学参数的检测来实现对读出电路性能的测试；对应到
技术介绍
中所述的现有技术存在的各种缺陷，本专利技术存在如下好处:1)由于测试电容中间存在绝缘层，在实际工作时，带测试电容的CTIA读出单元不会像带电流镜的CTIA读出单元那样存在漏电流，本专利技术的方案不会在实际工作中对实际信号电流造成干扰；2)由于测试电容不存在漏电流问题，可以通过测试电容向积分电容充入十分微弱的电荷，以生成微弱的小信号，从而较好的模拟出低背景情况时像素单元的工作状态，使测试范围(尤其是低背景范围)得到了延伸，提高测试的全面性；3)测试电压通过测试电容间接地作用到积分电容上，避免了整个读出电路线性度的降低；4)本专利技术所依据的测试原理基于电荷守恒，可以根据测试电容与积分电容之间的电容值比例，精确计算出读出电路的理论线性度和注入效率，再结合实际测量到的各种电学参数，就能对读出电路的实际线性度和注入效率进行量化评价，辅助技术人员对读出电路的性能进行判断，提高测试的准确性和测试结果的参考价值；5)由于本专利技术的测试单元内不含MOS管，仅需制作出测试电容即可，相比于MOS管制作工艺，不同测试电容之间电参数的均一性更容易得到保证，提高了测试的准确性，同时，由于与电流镜电路相比，电容的面积相对更小，与现有技术相比还节省了版图面积。优选地，本专利技术采用如下电路来实现CTIA读出单元:所述CTIA读出单元由运算放大器、积分电容和复位开关组成；积分电容和复位开关并联在G节点和H节点之间，G节点与运算放大器的倒向输入端相连，H节点与运算放大器的输出端相连；运算放大器的倒向输入端形成CTIA读出单元的信号输入端；运算放大器的非倒向输入端与参考电压输入端相连，运算放本文档来自技高网...

【技术保护点】
一种CTIA型CMOS焦平面读出电路的测试方法，包括CTIA读出单元，其特征在于：在CTIA读出单元的信号输入端连接一测试电容（B）；对CTIA读出单元进行测试时，通过向测试电容（B）施加测试电压来模拟实际工作中光电探测器的像素单元输出的信号电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘昌举，祝晓笑，李毅强，刘信俣，邓光平，吴治军，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：