带有可编程块和模拟电路控制的集成电路器件制造技术

本发明专利技术涉及带有可编程块和模拟电路控制的集成电路器件。集成电路器件可以包括多个模拟块，至少第一模拟块包括数据转换器电路，每个模拟块包括耦合至到该集成电路器件的多个外部连接件的可编程切换路径；和多个可编程数字块，至少一个可编程数字块可配置为控制可编程切换路径来将外部连接件通过不同于第一模拟块的模拟块耦合至数据转换器电路。

【技术实现步骤摘要】
带有可编程块和模拟电路控制的集成电路器件
本公开一般涉及具有可编程块的集成电路器件，更特别地涉及具有固定模拟功能的器件。
技术介绍
传统的系统和集成电路器件可以包括模拟功能和数字处理的混合。在一些系统级芯片器件中，可以包括逐次逼近寄存器型数字模拟转换器（SARDAC）以及中央处理单元（CPU）。CPU可以配置SARDAC并且然后从SARDAC接收转换值。如需要，CPU可以根据需要重新配置SARDAC。这种传统的器件在性能上会具有局限，尤其是在需要高采样频率的情况下。在这种应用中，SARDAC控制会消耗大量的CPU资源。结果，CPU执行其他任务的能力下降，反应延迟会增加，功率消耗会很高。在足够高的频率下，CPU负载会如此之高以至于它不再能完成主要任务。另外，配置器件来响应于如此的高频率会需要更复杂的配置/操作码（即，固件），因此需要额外的存储器资源。附图说明图1是根据一实施方案的集成电路（IC）器件的示意框图。图2是根据一实施方案的具有模拟数字转换器（ADC）作为固定功能模拟电路的IC器件的示意框图。图3是显示根据一实施方案的采样操作的时序图。图4A是传统ADC采样过程的时序图。图4B本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：多个模拟块，至少第一模拟块包括数据转换器电路，每个模拟块包括耦合至到所述集成电路器件的多个外部连接件的可编程切换路径；和多个可编程数字块，至少一个可编程数字块可配置为控制所述可编程切换路径以将外部连接件通过不同于所述第一模拟块的模拟块耦合至所述数据转换器电路。

【技术特征摘要】
2012.04.06 US 61/621,139;2012.09.28 US 13/630,8761.一种集成电路器件，包括：多个模拟块，至少第一模拟块包括数据转换器电路和包括多个可编程模拟块，该多个可编程模拟块通过配置数据是可编程的，以提供不同的模拟功能，每个模拟块包括耦合至所述集成电路器件的多个外部连接件的可编程切换路径；和多个可编程数字块，至少一个可编程数字块可配置为控制所述可编程切换路径以将外部连接件通过不同于所述第一模拟块的模拟块耦合至所述数据转换器电路。2.根据权利要求1所述的集成电路器件，还包括：耦合至所述至少一个可编程数字块的至少一个处理器元件，所述处理器元件与所述模拟块和所述数字块在相同的基底上形成；和所述第一模拟块包括定序器电路，该定序器电路配置为独立于所述处理器元件控制所述数据转换器电路。3.根据权利要求2所述的集成电路器件，还包括：所述可编程数字块中的至少一个配置为控制所述定序器电路的操作。4.根据权利要求1所述的集成电路器件，其中：所述数据转换器电路包括模拟-数字转换器ADC。5.根据权利要求4所述的集成电路器件，还包括：ADC定序器电路，其配置为对所述ADC的多个转换结果执行算术-逻辑运算。6.根据权利要求1所述的集成电路器件，还包括：功率控制电路；和配置为在从所述数据转换器电路接收到信号时从低功率模式转变到高功率模式的至少一个处理器元件。7.一种集成电路器件，包括：包括数据转换器电路的至少一个模拟块；耦合至所述数据转换器电路的定序器电路；多个可编程数字块，其中，所述数据转换器电路能够由所述可编程数字块中配置成控制器电路的至少一个可编程数字块或所述定序器电路中的任一个进行控制；至少一个处理器元件，其中，所述数据转换器电路配置为独立于所述处理器元件进行操作，并且其中，配置成控制器电路的所述可编程数字块被配置为独立于所述处理器元件来操作所述数据转换器电路。8.根据权利要求7所述的集成电路器件，还包括：所述模拟块包括多个第二可编程模拟块，每个第二可编程模拟块包括耦合在所述集成电路器件的外部连接件和所述数据转换器电路之间的可编程切换电路；和可配置为控制所述可编程切换电路的至少一个可编程数字块。9.根据权利要求7所述的集成电路器件，其中：所述数据转换器电路包括模拟-数...

【专利技术属性】
技术研发人员：吉恩保罗·凡尼泰格姆，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：