半导体集成装置制造方法及图纸

本发明专利技术目的在于提供能够切实防止静电破坏的半导体集成装置。具备：半导体衬底，在其主面形成有包含包围作为局部区域的第1扩散区域的第2扩散区域的静电保护电路；与该主面相对的金属焊盘；以及与金属焊盘的上表面相对地形成的导电性凸台，在导电性凸台中的与金属焊盘的相对面上，在与上述第1扩散区域相对的范围内，设置与金属焊盘接触的突起部。

【技术实现步骤摘要】
半导体集成装置
本专利技术涉及半导体芯片，特别涉及在其表面形成外部连接用的凸台的半导体集成装置。
技术介绍
现在，作为不使用金属线地直接将IC（IntegratedCircuit）或LSI（LargeScaleIntegration）等半导体芯片安装到衬底上的方法，倒装片安装（以下称作“FC安装”）广为人知。另外，在FC安装中使用的半导体芯片，其表面形成作为外部端子的电极焊盘，在电极焊盘的表面形成外部连接用的凸台电极的结构也广为人知（例如参照专利文献1的图3（B））。在这种半导体芯片中，为了防止伴随着静电放电而产生的静电破坏，在上述电极焊盘的附近，设置例如由二极管元件构成的静电保护电路。可是，伴随着静电放电，浪涌电压施加给凸台电极时，二极管元件的正极电极及负极电极有时被同时施加电压。这时，因为电流不流入静电保护电路，所以静电保护电路就不进行其本来的动作——使电流流过从而防止静电破坏，静电保护电路本身有可能受到损伤。专利文献1：日本特开2008－135486号公报。
技术实现思路
本专利技术的目的在于提供能够切实防止静电破坏的半导体集成装置。本专利技术涉及的半导体集成装置，是包含主面形成静电保护电路的半导体衬底、对于所述主面而言下表面相对的金属焊盘、和在所述金属焊盘的上表面相对地形成的导电性凸台的半导体集成装置，所述静电保护电路包含互相邻接的第1扩散区域及第2扩散区域，所述第1扩散区域被所述第2扩散区域包围，在所述导电性凸台的与所述金属焊盘的相对面中，在与所述第1扩散区域相对的范围内，具有与所述金属焊盘接触的突起部。本专利技术采用在导电性凸台中的与金属焊盘的相对面上，只在与被半导体衬底上形成的第2扩散区域包围的局部区域即第1扩散区域相对的范围内，设置与金属焊盘接触的突起部的结构。采用这种结构后，伴随着静电放电而产生的浪涌电压施加给导电性凸台时，该浪涌电压就经由金属焊盘直接施加给静电保护电路的第1扩散区域，并且还经由寄生于在半导体衬底的主面形成的电源线（或接地线）和导电性凸台之间的寄生电容施加给第2扩散区域。但是，因为导电性凸台和金属焊盘在第2扩散区域的上方成为分离的状态，所以上述寄生电容成为电源线（或接地线）及金属焊盘之间的第1寄生电容和金属焊盘与导电性凸台之间的第2寄生电容串联的合成电容。由于该合成电容低于上述第1寄生电容，所以与只有第1寄生电容时相比，经由寄生电容施加给第2扩散区域的浪涌电压降低。这样，因为在静电保护电路的第1及第2扩散区域之间产生电位差，所以例如即使这些第1及第2扩散区域被同时施加浪涌电压，静电保护电路也可以使伴随着静电放电而产生的电流流入电源线（或接地线）后将其消耗掉。因此，依据本专利技术，能够不带来静电保护电路本身的破损地切实防止对于半导体芯片的内部电路而言的静电破损。附图说明图1是表示作为半导体集成装置的半导体芯片1的上表面的俯视图；图2是表示半导体芯片1的结构的图；图3是表示图2所示的静电保护电路HCa及HCb的等效电路的电路图；图4是表示在静电保护电路HCa及HCb的上方区域形成的寄生电容C1及C2的图；图5是表示半导体芯片1的变形例的剖面图；图6是表示半导体芯片1的其它实施例的图；图7是表示图2所示的静电保护电路HCa及HCb的等效电路的电路图。具体实施方式本专利技术具备主面形成有包含包围第1扩散区域（12、14、52、62）的第2扩散区域（13、15、53、54、63、64）的静电保护电路（HCa、HCb）的半导体衬底（10）、与该主面相对的金属焊盘（21）、与金属焊盘的上表面相对的导电性凸台（20），在导电性凸台中的与金属焊盘的相对面上，在与上述第1扩散区域相对的范围内，设置与金属焊盘接触的突起部（2a、2b）。实施例图1是示出作为半导体集成装置的半导体芯片1的上表面的俯视图。如图1所示，在半导体芯片1的表面，形成作为外部端子的多个导电性的凸台20。图2（a）是表示图1所示的W－W线的半导体芯片1的剖面的剖面图，图2（b）是表示半导体芯片1的表面上的与凸台20对应的区域的结构的俯视图。凸台20是焊锡或金（Au）等的导电性的板状电极，其上表面（露到外部的面）成为与安装衬底或其它芯片的端子接合的接合面。在凸台20的下表面，形成如图2（a）及图2（b）所示的突起部2a、2b，这些突起部2a、2b的最上表面与板状的金属焊盘21相接。在凸台20及金属焊盘21之间，形成由氧化膜、氮化膜、聚酰亚胺等绝缘材料构成的钝化膜22。就是说，上述突起部2a及2b分别贯通钝化膜22后与金属焊盘21的一个面抵接。即在凸台20中的与金属焊盘21的相对面上，在除去上述突起部2a及2b的区域和金属焊盘21之间，形成作为绝缘膜的钝化膜22。在金属焊盘21的另一个面和半导体芯片1的表面之间，形成由二氧化硅等构成的绝缘层23。在与绝缘层23中的突起部2a、2b的每一个对应的位置，设置通孔，将金属焊盘21和半导体芯片1的表面电连接的导电部件24a、24b填充或插入各通孔中。在半导体芯片1的表面附近及表面（以下称作“主面”）中的凸台20的正下方的区域，形成用于防止伴随着静电放电而出现的静电破坏的静电保护电路HCa及HCb。静电保护电路HCa由在p沟道型的半导体衬底10的主面形成的n阱区域11、在该n阱区域11内形成的p沟道型的扩散区域12及n沟道型的扩散区域13构成。扩散区域12在凸台20的突起部2a的最上表面的正下方的位置形成，其上表面与导电部件24a抵接。此外，扩散区域12的上表面区域，如用图2（b）的虚线所示，比突起部2a的最上表面的大小稍大一点。就是说，扩散区域12的上表面区域的大小及突起部2a的最上表面的大小，被设定成为从凸台20的上表面侧朝着正下方观察突起部2a的最上表面及扩散区域12的上表面区域时，用图2（b）的虚线所示的突起部2a的最上表面被包含在扩散区域12的上表面区域内。扩散区域13如图2（b）所示，在n阱区域11的主面形成，以便环状地包围扩散区域12。扩散区域13与在半导体衬底10的主面形成的电源线（未图示）连接。就是说，静电保护电路HCa如图3所示，是其正极端子与凸台20连接、负极端子与供给电源电压的电源线L1连接的二极管元件。静电保护电路HCb由在p沟道型的半导体衬底10的主面形成的n沟道型的扩散区域14及p沟道型的扩散区域15构成。扩散区域14在凸台20的突起部2b的最上表面的正下方的位置形成，其上表面与导电部件24b抵接。此外，扩散区域14的上表面区域，如用图2（b）的虚线所示，比突起部2b的最上表面的大小稍大一点。就是说，扩散区域14的上表面区域的大小及突起部2b的最上表面的大小，被设定成为从凸台20的上表面侧朝着正下方观察突起部2b的最上表面及扩散区域14的上表面区域时，用图2（b）的虚线所示的突起部2b的最上表面被包含在扩散区域14的上表面区域内。扩散区域15如图2（b）所示，在半导体衬底10的主面形成，以便环状地包围扩散区域14。扩散区域15与在半导体衬底10的主面上形成的接地线（未图示）连接。就是说，静电保护电路HCb如图3的等效电路所示，是负极端子与凸台20连接、正极端子与接地线L2连接的二极管元件。下面，讲述利用静电保护电路HCa及HCb所进行的保护动作。首先，伴随着静电放电，凸本文档来自技高网...

【技术保护点】
一种半导体集成装置，包含主面形成静电保护电路的半导体衬底、对于所述主面而言下表面相对的金属焊盘、和在所述金属焊盘的上表面相对地形成的导电性凸台，其特征在于：所述静电保护电路包含互相邻接的第1扩散区域及第2扩散区域，所述第1扩散区域被所述第2扩散区域包围，在所述导电性凸台的与所述金属焊盘的相对面中，在与所述第1扩散区域相对的范围内，具有与所述金属焊盘接触的突起部。

【技术特征摘要】
2012.03.06 JP 2012-0488701.一种半导体集成装置，包含主面形成静电保护电路的半导体衬底、对于所述主面而言下表面相对的金属焊盘、和在所述金属焊盘的上表面相对地形成的导电性凸台，其特征在于：所述静电保护电路包含互相邻接的第1扩散区域及第2扩散区域，所述第1扩散区域被所述第2扩散区域包围，所述导电性凸台是具有与所述第1扩散区域及所述第2扩散区域相对的相对面的板状电极，并且在所述导电性凸台与所述金属焊盘的相对面中，在与所述第1扩散区域相对的范围内，具有与所述金属焊盘接触...

【专利技术属性】
技术研发人员：渕上千加志，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：