具有低衬底漏电的绝缘栅双极型晶体管结构制造技术

本发明专利技术提供了一种高压金属氧化物半导体横向扩散器件(HV?LDMOS)，尤其是绝缘栅双极结型晶体管(IBGT)，以及其制造方法。该器件包括半导体衬底、形成在衬底上的栅极结构、形成在衬底内栅极结构的两侧的源极和漏极，形成在衬底内的第一掺杂阱以及形成在第一阱内的第二掺杂阱。栅极、源极、第二掺杂阱和第一阱的一部分以及漏极结构的一部分被在硅衬底中的深沟槽隔离部件和注氧层包围。本发明专利技术还公开了具有低衬底漏电的绝缘栅双极型晶体管结构。

【技术实现步骤摘要】

本专利技术总体上涉及半导体技术，更具体地，涉及高压半导体器件及其制造方法。
技术介绍
半导体集成电路(IC)材料、设计、加工和制造方面的技术进步已使IC器件能够一直缩小尺寸，这种情况下每一代具有比上一代更小并且更复杂的电路。由于诸如金属氧化物半导体场效应晶体管(MOSFET)的器件构成的半导体电路适于高压应用，例如包括高压绝缘栅双极型晶体管(HV IGBT)的高压横向扩散金属氧化物半导体器件(HV LDM0S)，所以随着因先进技术而持续降低尺寸，引起了关于降低电压性能的问题。为了防止源极和漏极之间的击穿，或者减少源极和漏极之间的阻抗，标准MOS制造工艺流程可通过高浓度的多次注入实现。实质的衬底漏电和电压击穿通常发生并伴随着器件可靠性降低。 HV MOS晶体管的性能常被它的衬底漏电和击穿电压(BV)阈值限定。实质的衬底漏电降低了转换速度并且增加了不必要的闭锁。为减少衬底漏电已开发出绝缘体上硅(SOI)衬底的全部或部分使用。全部使用SOI衬底成本很高并且会导致低BV阈值。部分使用SOI衬底会得到提高的BV阈值，但是在制造上较难并且成本更高。因此，一直在继续寻求一种具有低衬底漏电和高击穿电压阈值的HV LDMOS器件和以经济的方式制造该种HV LDMOS器件的方法。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种高压半导体晶体管，包括:具有第一导电类型的轻掺杂半导体衬底，其中所述轻掺杂半导体衬底的一部分包括位于所述轻掺杂半导体衬底的顶面之下的注氧层；具有第二导电类型的第一阱区，所述第一阱区形成在所述轻掺杂半导体衬底上方；在所述第一阱区中并且具有所述第一导电类型的第二阱区；在所述第一阱区上方并且部分嵌入所述第一阱区内的绝缘结构，所述绝缘结构不接触所述第二阱区；在所述第一阱区上方靠近所述绝缘结构的栅极结构；在所述第一阱区中位于从所述栅极结构横跨所述绝缘结构的位置处的漏极区，所述漏极区包括邻接所述绝缘结构的第一漏极部分和远离所述绝缘结构的第二漏极部分；在所述第二阱区中的源极区，所述源极区设置在所述栅极结构与所述漏极区相对的一侧；以及在所述第一阱区中的深沟槽隔离部件，所述深沟槽隔离部件包围所述第二阱区、所述绝缘结构、所述栅极结构、所述源极区和所述第一漏极部分，其中所述深沟槽隔离部件接触所述注氧层。在可选实施例中，所述注氧层在从所述轻掺杂半导体衬底的所述顶面向下大约300nm处具有峰值氧浓度。在可选实施例中，所述注氧层包括约5E20以上的氧浓度以及所述注氧层的厚度为大约lOOnm。在可选实施例中，所述注氧层在所述轻掺杂半导体衬底的所述顶面之下至少IOOnm0在可选实施例中，所述第一漏极部分具有所述第一导电类型，以及所述第二漏极部分具有所述第二导电类型。在可选实施例中，所述源极区包括具有所述第一导电类型的第一区和具有所述第二导电类型的第二区。在可选实施例中，所述深沟槽隔离部件接触氧浓度大于约1E20的所述注氧层。在可选实施例中，所述深沟槽隔离部件包括热生长氧化硅。在可选实施例中，所述深沟槽隔离部件的宽度为至少lOOnm。在可选实施例中，所述第二阱区包括第一部分和第二部分，所述第一部分包围所述源极区以及所述第二部分在所述栅极结构下方横向延伸。在可选实施例中，所述栅极结构包括栅电极，所述栅电极包括Al、Cu、W、T1、Ta、TiN、TaN、NiS1、CoSi或者它们的组合。在可选实施例中，所述栅极结构包括栅极介电层，所述栅极介电层包括氧化硅、高K介电材料和氮氧化硅。在可选实施例中，所述栅极结构部分形成在所述绝缘结构上。根据本专利技术的一个方面，提供了一种制造高压半导体晶体管的方法，包括:提供具有第一导电类型的轻掺杂半导体衬底；将氧气注入到顶面下方的所述轻掺杂半导体衬底中以形成注氧层；在所述衬底上方外延生长第一阱区，所述第一阱区具有与所述第一导电类型不同的第二导电类型；在所述第一阱区中形成第二阱区的第一掺杂部分，所述第一掺杂部分占据从所述第一阱区的顶面开始并且向下延伸进入所述第一阱区中的区域；在所述第一阱区中形成所述第二阱的第二掺杂部分，所述第二掺杂部分从所述第一掺杂部分开始朝漏极区横向延伸，并且所述第一掺杂部分和所述第二掺杂部分具有所述第一导电类型；在所述衬底上形成绝缘层；在所述衬底和所述第一阱区中形成深沟槽隔离部件，其中所述深沟槽隔离部件包围所述第二阱区和所述绝缘层，并且接触所述注氧层；在所述衬底上形成栅极结构，所述栅极结构具有覆在所述绝缘层上的第一部分、覆在所述第一阱区上的第二部分以及覆在所述第二阱区的所述第一掺杂部分上的第三部分；以及 在所述第二阱区的所述第一掺杂部分中所述栅极结构与所述绝缘层相对的一侧形成源极区；在所述第一阱区中形成所述漏极区，其中所述漏极区的第一部分被包围在所述深沟槽隔离部件内，所述漏极区的第二部分在所述深沟槽隔离部件外。在可选实施例中，所述方法进一步包括在所述漏极区的所述第一部分和所述第二部分中的每一个、所述栅极结构和所述源极区上形成互连结构。在可选实施例中，形成所述源极区和形成所述漏极区通过同时注入所述源极区的一部分和所述漏极区的一部分来部分地实施。在可选实施例中，形成所述深沟槽隔离部件包括蚀刻出接触所述注氧层的深沟槽以及用氧化硅填充所述深沟槽。在可选实施例中，用氧化硅填充所述深沟槽包括在所述深沟槽的底部和侧壁上热生长氧化硅层并沉积氧化硅。在可选实施例中，形成所述源极区包括在所述第二阱区的所述第一掺杂部分中形成两个相反的掺杂区。附图说明当结合附图进行阅读时，根据下面的详细描述可以更好地理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了讨论清楚，各种部件的尺寸可以被任意增大或减小。图1A和图1B是两种类型的传统高压横向扩散金属氧化物半导体(HV LDM0S)晶体管器件的截面图。图2A和图2B是两种类型的使用绝缘体上硅(SOI)衬底的传统HV LDMOS晶体管器件的截面图。`图3是根据本专利技术各实施例的HV LDMOS晶体管的截面图。图4是根据本专利技术各实施例的在HV LDMOS晶体管中的注氧层的注氧分布图。图5是根据本专利技术各实施例的在对HV LDMOS晶体管的操作期间漏极电流相对于漏极电压的绘图。图6是根据本专利技术各实施例模仿的HV LDMOS晶体管的电势图。图7是根据本专利技术各实施例的在晶体管处于截止状态时的漏极电流相对于漏极电压的绘图。图8是根据本专利技术各方面的制造HV LDMOS器件的方法的流程图。图9A至图9H是根据本专利技术的方法实施例在制造各个阶段中的与本专利技术HV LDMOS器件实施例对应的工件的截面图。下面将参考附图详细阐述本专利技术的各实施例。具体实施例方式本专利技术涉及具有低衬底漏电和高击穿电压阈值的HV LDMOS器件和制造这种HVLDMOS器件的方法。应当理解，下面的公开提供了许多不同的实施例或例子，以实现本专利技术的不同特征。以下将描述部件和布置的具体实例以简化本专利技术。当然，这些仅是实例并不旨在限制本专利技术。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复只是为了简化和清楚，并且其本身不表示所讨论的多个实施例和/或配置之间的关系。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接本文档来自技高网...

【技术保护点】
一种高压半导体晶体管，包括：具有第一导电类型的轻掺杂半导体衬底，其中所述轻掺杂半导体衬底的一部分包括位于所述轻掺杂半导体衬底的顶面之下的注氧层；具有第二导电类型的第一阱区，所述第一阱区形成在所述轻掺杂半导体衬底上方；在所述第一阱区中并且具有所述第一导电类型的第二阱区；在所述第一阱区上方并且部分嵌入所述第一阱区内的绝缘结构，所述绝缘结构不接触所述第二阱区；在所述第一阱区上方靠近所述绝缘结构的栅极结构；在所述第一阱区中位于从所述栅极结构横跨所述绝缘结构的位置处的漏极区，所述漏极区包括邻接所述绝缘结构的第一漏极部分和远离所述绝缘结构的第二漏极部分；在所述第二阱区中的源极区，所述源极区设置在所述栅极结构与所述漏极区相对的一侧；以及在所述第一阱区中的深沟槽隔离部件，所述深沟槽隔离部件包围所述第二阱区、所述绝缘结构、所述栅极结构、所述源极区和所述第一漏极部分，其中所述深沟槽隔离部件接触所述注氧层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：霍克孝，郑志昌，苏如意，叶人豪，杨富智，蔡俊琳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：