叠层陶瓷电子元件及其制造方法技术

本发明专利技术提供一种难以产生分层或龟裂且能较高地维持静电电容之叠层陶瓷电容器。本发明专利技术之叠层陶瓷电容器(11)包含具有叠层的多个陶瓷层(13)及位于陶瓷层(13)间之内部电极(14、15)的叠层体(12)，在内部电极(14、15)中，形成有由陶瓷构成之多个柱状物(22、23)，该等多个柱状物(22、23)自陶瓷层(13)与内部电极(14、15)之界面(20、21)向内部电极(14、15)中突出，但并未贯通于内部电极(14、15)之厚度方向。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别涉及叠层陶瓷电子元件所包含之内部电极之构造。
技术介绍
作为叠层陶瓷电子元件之一例，存在有叠层陶瓷电容器。对于叠层陶瓷电容器而言，当将其用作表面安装元件之情形时，期望每单位体积之静电电容较大，即，可实现小型但大容量。为谋求小型化且大容量化，通常有效的是谋求陶瓷层及内部电极之各个的薄层化,并且谋求位于陶瓷层间之内部电极之多层化。然而，因上述多层化会导致叠层陶瓷电容器之每单位体积中所占之内部电极之比率增大。其结果为，在陶瓷层部分与内部电极部分之间，烧制步骤中烧结收缩之温度存在差异，故影响较大，且此情形易产生分层。另外，对构成陶瓷层部分之陶瓷与构成内部电极部分之金属而言，各自的热膨胀系数彼此不同。因此，经烧制步骤而获得的叠层陶瓷电容器中，存在因该热膨胀系数之差而产生的内部应力。该内部应力随着由上述多层化导致的内部电极的比率的增加而会进一步变大，因此，成为施加热应力(热冲击)时易产生龟裂的原因。为了解决该课题，例如在日本专利特开2004-111698号公报(专利文献I)中，记载有使以柱状延伸之玻璃相呈不连续分布于内部电极的厚度方向。参照图7，更详细地说明该构成。图7为将成为叠层陶瓷电容器的元件本体的叠层体4的一部分放大表示的剖面图。叠层体4具有包含层叠的多个陶瓷层2及位于陶瓷层2间之内部电极3的叠层构造。内部电极3主要由金属烧结体6构成，亦观察到少许空隙7，但于该内部电极3中，在其厚度方向上以柱状延伸之柱状玻璃相8呈片断分布。柱状玻璃相8是在用以获得叠层体4的烧制过程中形成的。通过使成为内部电极3的导电性膏中含有玻璃之成分，而于烧制中途使玻璃物在内部电极3之内部及内部电极3与陶瓷层2之界面部分析出，且通过该析出之玻璃物的一部分而形成柱状玻璃相8。如上所述析出的玻璃物能抑制内部电极3的收缩，减轻内部电极3与陶瓷层2之界面上的热应力，并且在该界面上，使内部电极3与陶瓷层2彼此易滑动。因此，可缓和成为分层原因的应力，且能难以产生分层或龟裂之类的构造缺陷。然而，在专利文献I所记载之技术中，柱状玻璃相8是以贯通于内部电极3之厚度方向的方式而形成的，因此至少在存在柱状玻璃相8的部分，内部电极3产生中断的部分。其结果为，就叠层陶瓷电容器而言，亦会造成导致静电电容降低的与大容量化的要求相反的情况。以上，已对 叠层陶瓷电容器进行了说明，但相同的问题亦存在于叠层陶瓷电容器以外的叠层陶瓷电子元件中。在先技术文献专利文献专利文献1:日本专利特开2004-111698号公报
技术实现思路
因此，本专利技术之目的在于，提供如下的:不会因内部电极的中断而引起性能降低，另外，在谋求陶瓷层及内部电极之薄层化且谋求多层化之情形时，亦不易产生分层或龟裂之类的构造缺陷。解决问题之技术手段本专利技术首先关于一种叠层陶瓷电子元件，其是包含具有层叠的多个陶瓷层及位于陶瓷层间之内部电极的叠层体。而且，为了解决上述技术课题，在内部电极中，形成有由陶瓷构成之多个柱状物。该等柱状物之特征在于:使基端位于陶瓷层与上述内部电极之界面上，且使顶端位于内部电极中，呈未贯通于内部电极之厚度方向之状态。更详细而言，使内部电极露出于通过沿叠层方向研磨叠层体而获得之研磨剖面后，通过一面将焦点对准以化学蚀刻溶解去除内部电极后之状态下之研磨剖面上一面用电子显微镜观察的方法进行观察时，柱状物满足以下条件:(I)柱状物之基端与陶瓷层接合，顶端是以基端与陶瓷层之接合点为基点而位于内部电极之厚度之20%以上且90%以下的范围内。(2)在自基端至顶端之50%以上之部分,柱状物之宽度为0.8 μ m以下。(3)在存在各内部电极的部分，柱状物之存在比率是每10 μ m的长度为I个以上。本专利技术之叠层陶瓷电子元件中，在内部电极中，亦可进而形成贯通于该内部电极之由陶瓷构成之贯通体。该情形时，以上述观察方法进行观察可知，上述贯通体之占有面积相对于内部电极之占有面积之比率为3%以下，此在例如稳定地维持静电电容之性能之方面为较佳。另外，较佳为柱状物之主成分及陶瓷层之主成分均为钛酸钡系化合物。另外，较佳为内部电极之主成分为镍。本专利技术亦关于一种叠层陶瓷电子元件之制造方法。上述叠层陶瓷电子元件例如可通过该制造方法而制造。本专利技术之叠层陶瓷电子元件之制造方法之特征在于包含如下步骤:准备未烧制叠层体之步骤，该未烧制叠层体包含层叠的多个未烧制陶瓷层、及位于未烧制陶瓷层间之欲成为内部电极之导电性膏膜；及烧制步骤，其是用以使未烧制叠层体烧结；且，在构成上述导电性膏膜之导电性膏中含有陶瓷粉末，并且，上述烧制步骤之特征在于包含热处理之步骤，其是在使自室温至最高温度之平均升温速度为40°C /秒以上之温度分布下进行热处理。在本专利技术之叠层陶瓷电子元件之制造方法中，较佳为导电性膏中含有之陶瓷粉末之平均粒径为0.2 μ m以下。再者，本说明书中，平均粒径是对粉末之SEM(scanningelectron microscope,扫描型电子显微镜)观察像进行球形换算并取其粒径值之平均而得。专利技术之效果 根据本专利技术之叠层陶瓷电子元件，在内部电极中分布有多个柱状物，因此与专利文献I中记载之技术之情形同样地，可缓和内部电极与陶瓷层间之热应力。另外，柱状物是如一面自陶瓷层与内部电极之界面延伸一面进入内部电极中的钉子(spike)般发挥作用，故而陶瓷层与内部电极之接合除通过界面之相互作用外，亦通过柱状物而得以强化。因此，可使叠层陶瓷电子元件之耐热冲击性提高。因此，在叠层陶瓷电子元件中，难以产生分层或龟裂等构造缺陷。其结果为，可推进陶瓷层与内部电极之薄层化及内部电极之多层化，且可有利地谋求叠层陶瓷电子元件之小型化及高性能化。特别就叠层陶瓷电容器而言，可有利地谋求其小型化且大容量化。另外，根据本专利技术之叠层陶瓷电子元件之制造方法，在用于内部电极之导电性膏中添加有陶瓷粉末，故而可使内部电极与陶瓷层之烧结开始温度接近。此亦有助于烧制后难以产生分层或龟裂等之构造缺陷。 作为本专利技术之特征性构成之柱状物，尤其是并未贯通于内部电极之厚度方向受到关注。因此，内部电极于存在柱状物之部分相对较薄，但并未中断而是连续的。因此，可将因柱状物之形成而导致之叠层陶瓷电子元件之性能的降低限制于最小限度，尤其是就叠层陶瓷电容器而言，可避免因柱状物之形成而导致之静电电容的降低。附图说明图1是表示作为本专利技术之一实施形态中之叠层陶瓷电子元件之一例之叠层陶瓷电容器的剖面图。图2是将图1所示之叠层陶瓷电容器之内部电极放大而示意性表示之剖面图。图3是用以说明作为本专利技术之特征的柱状物之定义的剖面图。图4是表示对 实验例中制作之试料I之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。图5是表示对实验例中制作之试料4之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。图6是表示对实验例中制作之试料6之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。图7是将专利文献I中揭示之叠层陶瓷电容器之内部电极放大而示意性表示之剖面图。符号说明11叠层陶瓷电容器12、31 叠层体13、33、34 陶瓷层14、15内部电极20、21、39 界面22、23、36 柱状物32研磨剖面35内部电极痕迹37 基端38 顶端具体实施例方式参照图1，对作为应用本专利技术之叠层陶瓷电子元件之一例之叠层陶瓷本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：和田博之，平田阳介，平松隆，齐藤义人，辻英昭，鹈饲洋行，
申请(专利权)人：株式会社村田制作所，
类型：
国别省市：