高速缓存一致性控制方法、系统和程序技术方案

本发明专利技术实现了高速缓存一致性控制，其中共享存储器类型多处理器系统的可缩放性得到提高，并且成本性能通过抑制硬件和软件的成本而得到改善。在一种用于控制多处理器系统的高速缓存一致性的系统中，在该多处理器系统中，包括高速缓存和TLB的多个处理器共享系统存储器，多个处理器中的每个处理器包括TLB控制单元，该TLB控制单元进一步包括：执行TLB搜索的TLB搜索单元；以及在无命中获得于TLB搜索中并且产生TLB中断时执行TLB注册信息处理的一致性处置器。一致性处置器包括：用于执行对系统存储器的页面表的搜索并且对TLB注册信息执行替换的TLB替换处置器；用于处置TLB未命中中断的TLB未命中异常处置单元，该TLB中断是在TLB中断不是由页面错误引起、但是匹配地址的注册信息未存在于TLB中时发生；以及用于处置存储中断的存储异常处置单元，该存储中断是在匹配地址的注册信息存在于TLB中、但是访问授权被违反时发生。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及高速缓存一致性控制，并且具体地涉及一种用于控制共享存储器多处理器的高速缓存一致性的方法、系统和程序。
技术介绍
多处理器系统同时执行多个任务或者过程(下文称为“过程”)。该多个过程中的每个过程通常具有用于在执行该过程时使用的虚拟地址空间。在这样的虚拟地址空间中的位置包含映射到系统存储器中的物理地址的地址。对于系统存储器中的单个空间来说，被映射到多处理器中的多个虚拟地址并不罕见。在多个过程中的每个过程使用虚拟地址时，这些地址被转译成系统存储器中的物理地址，并且如果无恰当指令或者数据存在于处理器中的高速缓存中以用于执行每个过程，则它们被从系统存储器提取并且存储在高速缓存中。为了将多处理器系统中的虚拟地址快速转译成系统存储器中的物理地址并且获得恰当指令或者数据，使用与高速缓存有关的所谓转译旁视缓冲器(translationlook-aside buffer， 下文称为“TLB”)。TLB是如下缓冲器，该缓冲器包含使用转译算法生成的物理地址与虚拟地址之间的转译关系。TLB的使用能够实现很高效的地址转译；然而，如果在对称多处理(下文称为“SMP”)系统中使用这样的缓冲器，则会产本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：上田真，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：