基于缓存一致性的控制系统和方法技术方案

本发明专利技术提供一种基于缓存一致性的控制系统和方法，涉及装置间的控制的技术，所述基于缓存一致性的控制方法包括：当一第一电子装置通过一缓存一致性接口耦接至一第二电子装置时，通过所述第一电子装置发送一连结请求至所述第二电子装置；根据所述连结请求，通过所述缓存一致性接口，建立所述第一电子装置和所述第二电子装置的连结；以及所述连结建立后，通过所述第二电子装置的一第二处理单元经由所述缓存一致性接口存取所述第一电子装置的一第一高速缓存单元。

【技术实现步骤摘要】

本专利技术涉及装置间的控制的技术，特别涉及一种通过缓存一致性(CacheCoherency, CC)方法进行装置间的控制的技术。
技术介绍
近年来，由于通讯技术的快速发展，各式各样的通讯装置，例如:移动电话、智能型手机(smart phone)、个人数字助理(PDA)、平板计算机(Tablet PC)等电子商品不断的在市场上被推出，且这些电子商品的功能也越来越多元化。此外，由于这些装置的便利，也使得这些装置成为人们的生活必需品之一。 当用户在操作多个装置时，想要利用一装置协助另一装置进行数据的处理，往往需要先透过数据的转移将数据转移到上述装置，通过上述装置的软件和硬件处理完后再将数据转移回另一装置。用户并无法直接就通过上述装置的硬件直接协助另一装置的软件进行数据的处理。因而造成使用者使用的不方便。
技术实现思路
有鉴于上述先前技术的问题，本专利技术提供了通过缓存一致性的技术，来进行装置间的控制的系统和方法。 根据本专利技术的一实施例提供了一种基于缓存一致性的控制方法。此控制方法包括:当一第一电子装置通过一缓存一致性接口耦接至一第二电子装置时，通过所述第一电子装置发送一连结请求至所述第二电子装置；根据所述连结请求，通过所述缓存一致性接口，建立所述第一电子装置和所述第二电子装置的连结；以及所述连结建立后，通过所述第二电子装置的一第二处理单元经由所述缓存一致性接口存取所述第一电子装置的一第一高速缓存单元。 根据本专利技术的一实施例提供了一种基于缓存一致性的控制系统。此控制系统包括--一第一电子装置，用于发送一连结请求，以建立一连结；一缓存一致性接口，用于根据所述连结请求，建立所述连结；以及一第二电子装置，包括一第二处理单元，其中，当所述第一电子装置通过所述缓存一致性接口耦接至所述第二电子装置时，所述第一电子装置发送所述连结请求，以及当所述连结建立后，所述第二处理单元经由所述缓存一致性接口存取所述第一电子装置的一第一高速缓存单元。 关于本专利技术其他附加的特征与优点，此领域的熟习技术人士，在不脱离本专利技术的精神和范围内，当可根据本案实施方法中所揭露的执行联系程序的用户装置、系统、以及方法，做些许的更动与润饰而得到。 【附图说明】 图1为根据本专利技术的实施例所述的基于缓存一致性的控制系统100的方块图； 图2A为根据本专利技术的一实施例所述的一第一对称多处理器模式的示意图； 图2B为根据本专利技术的一实施例所述的一第二对称多处理器模式的示意图； 图2C为根据本专利技术的一实施例所述的一缓存一致性非均匀存储器存取模式的示意图； 图3为根据本专利技术一实施例所述的基于缓存一致性的控制方法的流程图300 ； 图4为根据本专利技术另一实施例所述的基于缓存一致性的控制方法的流程图400 ； 图5A?5B为根据本专利技术一实施例所述的缓存一致性接口具体运作的流程图500。 附图标记: 100:控制系统； 110:第一电子装置； 111:第一处理单元； 112:第一高速缓存单元； 113:第一存储器单元； 120:缓存一致性接口； 121:顺序队列； 130:第二电子装置； 131:第二处理单元； 132:第二高速缓存单元； 133:第二存储器单元。 【具体实施方式】 本章节所叙述的是实施本专利技术的最佳方式，目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，本专利技术的保护范围当视申请专利范围所界定者为准。 图1为根据本专利技术的一实施例所述的基于缓存一致性的控制系统100的方块图。如图1所示，控制系统100中包括一第一电子装置110、一缓存一致性接口 120以及一第二电子装置130。第一电子装置110中包括一第一处理单元111、一第一高速缓存单元112以及一第一存储器单元113。第二电子装置130中包括一第二处理单元131、一第二高速缓存单元132以及一第二存储器单元133。图1中的方块图，仅是为了方便说明本专利技术的实施例，但本专利技术并不以此为限。 根据本专利技术的一实施例，第一电子装置110可用于连结至一运算装置，例如便携计算机或桌面计算机；或一自足式装置(self-contained device),例如个人数字助理(Personal Digital Assistant, PDA)。第一电子装置110又可称为一系统、一用户单元、一用户台、一行动台、远程台、存取点、远程终端、存取终端、用户终端、用户代理、或用户装置等。第一电子装置110可以为一用户台、一无线装置、手机、一个人通讯服务(PersonalCommunicat1n Service, PCS)电话、一无线式(cordless)电话、一对话起始协议(Sess1nInitiat1n Protocol, SIP)电话、一无线区域回路(wireless local loop，WLL)站、一个人数字助理、一具有无线连结能力的手持装置、或可连结一无线调制解调器的处理装置。 根据本专利技术的实施例，第二电子装置130可以为一主端装置(host device)、或一具有较高处理效能的电子装置，例如:便携计算机、桌面计算机或平板计算机。 根据本专利技术的实施例，缓存一致性接口 120可以为一支持缓存一致性(CC)的接口。缓存一致性是表示保留在高速缓存中的共享资源，可保持数据一致性的机制。特别注意的是，传统上，缓存一致性(CC)通常是应用在一电子装置的多核心处理器(Mult1-coreprocessor)中，通过缓存一致性(CC)的机制，可维持每一核心处理器在高速缓存中的共享资源的一致性。因此，有别于传统上的应用，在本专利技术的实施例中是将缓存一致性(CC)应用在不同装置间的数据处理上，并非仅限于单一装置的多核心处理器的应用上。根据本专利技术一实施例，缓存一致性接口 120可通过一有线传输方式或一无线传输方式来建立第一电子装置110和第二电子装置130间的连结。根据本专利技术一实施例，缓存一致性接口 120的传输协议为分层协议，其中其物理层(physical layer)的传输协议为一有线传输协议或一无线传输协议。根据本专利技术一实施例，缓存一致性接口 120对于第一电子装置110和第二电子装置130来讲，均为外部总线接口，其电气接口会弓I出装置外部。 根据本专利技术的一实施例，第一处理单元111和第二处理单元131可以为一通用处理器(general-purpose processor, GPP)、一微处理机控制单兀(Micro ControlUnit1MCU)或其它处理装置、或一多核心的处理器。根据本专利技术的一实施例，第一高速缓存单元112和第二高速缓存单元132属于一最后一级高速缓存(Last Level Cache,LLC),或一监听滤波器(snoop filter),或一芯片组(Chipset)。根据本专利技术的一实施例,第一存储器单元113和第二存储器单元133可以为一挥发性存储器(volatile memory)(例如:随机存取存储器(Random Access Memory，RAM))实现的系统存储器。在其它实施例中，第一存储器单元113和第二存储器单元133也可以为一非挥发性存储器(non-volatile memory)(例如:闪存(flash me本文档来自技高网...

【技术保护点】
一种基于缓存一致性的控制方法，其特征在于，包括：当一第一电子装置通过一缓存一致性接口耦接至一第二电子装置时，通过所述第一电子装置发送一连结请求至所述第二电子装置；根据所述连结请求，通过所述缓存一致性接口，建立所述第一电子装置和所述第二电子装置的连结；以及所述连结建立后，通过所述第二电子装置的一第二处理单元经由所述缓存一致性接口存取所述第一电子装置的一第一高速缓存单元。

【技术特征摘要】
1.一种基于缓存一致性的控制方法，其特征在于，包括: 当一第一电子装置通过一缓存一致性接口耦接至一第二电子装置时，通过所述第一电子装置发送一连结请求至所述第二电子装置； 根据所述连结请求，通过所述缓存一致性接口，建立所述第一电子装置和所述第二电子装置的连结；以及 所述连结建立后，通过所述第二电子装置的一第二处理单元经由所述缓存一致性接口存取所述第一电子装置的一第一高速缓存单元。2.根据权利要求1所述的基于缓存一致性的控制方法，其特征在于，还包括: 当通过所述第二电子装置的所述第二处理单元经由所述缓存一致性接口存取所述第一高速缓存单元时，通过所述缓存一致性接口维持所述第一高速缓存单元和所述第二电子装置的一第二高速缓存单元的数据的一致性。3.根据权利要求2所述的基于缓存一致性的控制方法，其特征在于，还包括: 当通过所述第二电子装置的所述第二处理单元经由所述缓存一致性接口存取所述第一高速缓存单元时，当所述第一高速缓存单元不命中或写满时，存取所述第一电子装置的一第一存储器单兀。4.根据权利要求1所述的基于缓存一致性的控制方法，其特征在于，其中所述连结建立后，所述第一电子装置的一第一处理单元与所述第二电子装置的所述第二处理单元共同工作，或进入一休眠状态。5.根据权利要求1所述的基于缓存一致性的控制方法，其特征在于，其中通过所述第二电子装置的所述第二处理单元经由所述缓存一致性接口存取所述第一高速缓存单元的步骤还包括: 通过所述第二处理单元发送一存储器存取请求至所述缓存一致性接口 ； 通过所述缓存一致性接口记录并排序所述存储器存取请求；以及 判断所述存储器存取请求的地址是属于所述第一电子装置或所述第二电子装置。6.根据权利要求5所述的基于缓存一致性的控制方法，其特征在于，其中通过所述第二电子装置的所述第二处理单元经由所述缓存一致性接口存取所述第一高速缓存单元的步骤还包括: 若所述存储器存取请求的地址是属于所述第一电子装置，通过所述缓存一致性接口将所述存储器存取请求发送至所述第一高速缓存单元； 若所述第一高速缓存单元不包括所述存储器存取请求所要求的数据，则将所述存储器存取请求发送至所述第一电子装置的一第一存储器单元。7.根据权利要求1所述的基于缓存一致性的控制方法，其特征在于，其中通过所述第二电子装置的所述第二处理单元经由所述缓存一致性接口存取所述第一高速缓存单元的步骤还包括: 通过所述第二处理单元发送一存储器存取请求至所述缓存一致性接口 ； 通过所述第一电子装置发送另一存储器存取请求至所述缓存一致性接口 ；以及通过所述缓存一致性接口排序所述存储器存取请求及所述另一存储器存取请求，并将排序的结果通知所述第一电子装置和第二电子装置。8.根据权利要求7所述的基于缓存一致性的控制方法，其特征在于，还包括: 其中所述缓存一致性接口依据所述存储器存取请求及所述另一存储器存取请求被要求完成的先后顺序来排序。9.根据权利要求7所述的基于缓存一致性的控制方法，其特征在于，所述另一存储器存取请求是由所述第一电子装置的一外围装置发送。10...

【专利技术属性】
技术研发人员：赖瑾，杨梦晨，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31