多模式数据预取装置及其管理方法制造方法及图纸

本发明专利技术公开了一种多模式数据预取装置，包括处理器内核、数据高速缓存、内存和多模式预取系统；所述多模式预取系统包括软件性能监视器和硬件预取系统装置；软件性能监视器包括采样模块等模块；硬件预取系统包括性能计数器等模块；数据高速缓存分别与处理器内核、最近最少使用状态更新模块和内存信号连接，内存还与流预取引擎信号连接，内存还通过预取请求过滤器与指针预取引擎信号连接；预取缓冲分别与最近最少使用状态更新模块、流预取引擎、指针预取引擎和处理器内核信号连接；性能计数器分别与处理器内核和软硬件接口信号连接，软硬件接口还与切换控制器信号连接；偏移地址表与预取请求过滤器信号连接。

【技术实现步骤摘要】

本专利技术涉及嵌入式处理器存储系统的性能优化领域，具体为一种。
技术介绍
随着嵌入式处理器微体系结构技术的不断发展和生产工艺的不断改进，当今嵌入式处理器的最高频率已经突破了 1.5GHz，处理速度得到了大幅地提升。与此同时，以DRAM为代表的存储器访问速度的提升却十分缓慢，近30年间只提高了不到10倍，从而形成了制约处理器性能的“存储墙”现象。为此，国内外研究人员都致力于寻找提高处理器存储系统性能的方法。其中一种可行的方法是采用多层次的存储结构和大容量的片上存储空间，降低访问片外存储器的次数；另一种是采用数据预取机制，将数据提前预取到高速缓存(cache)中。数据预取通过不同的方法预测访存地址，适当提前地发起访存操作。相比增大片上cache的层次和容量，数据预取能以较小的硬件开销有效地隐藏处理器的访存时延，从而提高存储系统的性能。不同的应用程序拥有不同的数据结构，研究人员根据这些数据间的不同相关性提出了很多预取的算法。其中，流预取机制针对流式数据结构访问特征设计，是一种已被工业界验证的成熟、高效的预取机制，已经被运用于许多现代高性能微处理器。但是，高速缓存(cache)缺失并不都是访问流式数据结构造成的，链式数据结构(如链表或者树等)就是其中常见的一种。所以，为了很好地预取链式数据结构，我们还需要重新设计针对链式数据结构访问特征的预取引擎。因此，单一的预取机制很难充分挖掘程序中的数据访问特征，以适用于不同应用背景。为处理器添加多个预取引擎组成多模式预取系统，其中每个预取引擎分别针对一种数据结构的访问特征进行优化，是解决上述问题的一种有效途径。然而，为嵌入式处理器设计多模式预取系统需要考虑很多因素:一方面，嵌入式处理器本身结构相对简单，在预取引擎设计以及预取过程控制上要充分考虑到硬件和功耗的开销；另一方面，简单地通过堆叠预取引擎并不能达到我们的目的，不同的预取引擎之间会因为内存和高速缓存(cache)有 限的资源造成竞争，如果这样的竞争没有被有效地管理，不仅会造成内存带宽的浪费，还会延迟对正常访存请求的响应，从而降低处理器整体的性能，增加功耗。
技术实现思路
本专利技术要解决的技术问题是提供一种对处理器存储系统进行优化的。为了解决上述技术问题，本专利技术提供一种，多模式数据预取装置包括处理器内核、数据高速缓存、内存和多模式预取系统；所述多模式预取系统包括软件性能监视器和硬件预取系统装置；所述软件性能监视器通过软硬件接口实现与硬件预取系统信息的交互。作为对多模式数据预取装置的改进:软件性能监视器包括采样模块、计算模块和判决模块；硬件预取系统包括性能计数器、预取缓冲、最近最少使用状态更新模块、切换控制器、流预取引擎、指针预取引擎、预取请求过滤器和偏移地址表；数据高速缓存分别与处理器内核、最近最少使用状态更新模块和内存信号连接，内存还与流预取引擎信号连接，内存还通过预取请求过滤器与指针预取引擎信号连接；预取缓冲分别与最近最少使用状态更新模块、流预取引擎、指针预取引擎和处理器内核信号连接；性能计数器分别与处理器内核和软硬件接口信号连接，软硬件接口还与切换控制器信号连接；偏移地址表与预取请求过滤器信号连接。一种多模式数据预取管理方法:包含以下步骤:a、通过硬件性能计数器统计处理器内核的实时运行信息；b、通过软件性能监视器读取统计信息，并计算获得衡量当前预取系统工作模式效率 的参数，并作出切换判决、在指针预取工作模式下，通过基于偏移地址的过滤机制防止过多无效预取；d、预取数据暂时存放于预取缓冲，等待高速缓存端口空闲时重填入数据高速缓存；e、通过分类的高速缓存替换机制降低无效预取数据对数据高速缓存的污染。作为对一种多模式数据预取管理方法的改进；所述内容a中性能计数器分别统计的处理器内核的实时运行信息包括有处理器有效预取数量、总预取数量、读取指令数量和高速缓存读取缺失数量。作为对一种多模式数据预取管理方法的进一步改进；所述内容b中软件监视器的采样模块等时间间隔地读取性能计数器的统计信息，完成读取后将性能计数器的统计信息清零；由计算模块对统计信息进行获得的判决参数计算；所述判决参数包括预取准确率、预取覆盖率和高速缓存缺失率；通过判决模块进行工作模式判决；所述工作模式包括流预取模式、指针预取模式以及无预取模式。作为对一种多模式数据预取管理方法的进一步改进；所述内容c中过滤机制对缺失数据进行地址预测，指针预取引擎将预测结果存入偏移地址表，指针预取引擎根据偏移地址表中的记录信息计算预取地址发起预取请求。作为对一种多模式数据预取管理方法的进一步改进；所述内容d中的预取缓冲用于存放一次预取获得的所有数据，以32位为一项，每一项设置I位的有效位；当预取数据写入预取缓冲时，对应项的有效位为1，当预取数据重填入数据高速缓存后，对应项的有效位为O。作为对一种多模式数据预取管理方法的进一步改进；所述内容e中分类的高速缓存替换机制根据替换数据种类具体分为两种处理方法:A、当替换数据为普通访存数据，按照普通最近最少使用机制替换高速缓存中相应位置数据，并更新最近最少使用状态编码；B、当替换数据为预取数据，替换对应位置数据，并不马上更新最近最少使用状态编码，直到预取数据被再次访问之后修改最近最少使用状态编码。本专利技术的可以根据当前应用特性，自适应地在流预取模式、指针预取模式和无预取模式这三种工作状态下切换，对处理器存储系统进行优化，兼顾性能和功耗方面的平衡。本专利技术的多模式数据预取系统通过对指针预取的过滤，可以降低无效预取的比例，节省处理器总线带宽资源。本专利技术的多模式数据预取系统通过对高速缓存替换机制的改进，还可以降低无效预取对高速缓存的污染。附图说明图1为本专利技术的的系统结构 图2为本专利技术的的切换算法的一种实施方法； 图3为本专利技术的的过滤机制的一种实施方法，即当前缺失数据为地址时的过滤方法； 图4为本专利技术的的过滤机制的另一种实施方法，即当前缺失数据为普通数据时的过滤方法； 图5为本专利技术的的预取缓冲装置的结构图。具体实施例方式实施例1、图1给出一种；多模式数据预取装置(多模式数据预取装置作用于处理器存储子系统)包括处理器内核101、数据高速缓存102、内存103和多模式预取系统203 ;多模式预取系统203包括软件性能监视器201和硬件预取系统装置202。软件性能监视器201包括采样模块121、计算模块122和判决模块123，硬件预取系统202包括性能计数器110 (用于统计处理器内核101的运行信息)、预取缓冲111 (用于暂时存放预取数据)、最近最少使用状态更新模块112 (用于支持改进的高速缓存更新机制)、切换控制器116 (用于控制预取系统工作模式)、流预取引擎113 (用于提供流预取工作模式)、指针预取引擎114 (用于提供指针预取工作模式)、预取请求过滤器115 (用于过滤指针预取发起请求)和偏移地址表117 (用于记录指针预取地址预测信息)。切换控制器116通过控制流预取引擎113和指针预取引擎114的开关状态提供三种多模式预取系统(流预取模式、指针预取模式以及无预取模式)的工作状态。软件性能监视器201通过软硬件接口 104实现与硬件预取系统202信息的交互；数据高速缓存102分别与处理器内核101、最近最少使用状态更新模块112本文档来自技高网...

【技术保护点】
多模式数据预取装置，其特征是：包括处理器内核（101）、数据高速缓存（102）、内存（103）和多模式预取系统（203）；所述多模式预取系统（203）包括软件性能监视器（201）和硬件预取系统装置（202）；所述软件性能监视器（201）通过软硬件接口（104）实现与硬件预取系统（202）信息的交互。

【技术特征摘要】
1.多模式数据预取装置，其特征是:包括处理器内核(101)、数据高速缓存(102)、内存(103)和多模式预取系统(203);所述多模式预取系统(203)包括软件性能监视器(201)和硬件预取系统装置(202)； 所述软件性能监视器(201)通过软硬件接口(104)实现与硬件预取系统(202)信息的交互。2.根据权利要求1所述的多模式数据预取装置，其特征是:软件性能监视器(201)包括采样模块(121)、计算模块(122 )和判决模块(123); 硬件预取系统(202)包括性能计数器(110)、预取缓冲(111)、最近最少使用状态更新模块(112)、切换控制器(116)、流预取引擎(113)、指针预取引擎(114)、预取请求过滤器(115)和偏移地址表(117)； 数据高速缓存(102)分别与处理器内核(101)、最近最少使用状态更新模块(112)和内存(103)信号连接，内存(103)还与流预取引擎(113)信号连接，内存(103)还通过预取请求过滤器(115)与指针预取引擎(114)信号连接；预取缓冲(111)分别与最近最少使用状态更新模块(112)、流预取引擎(113)、指针预取引擎(114)和处理器内核(101)信号连接；性能计数器(110)分别与处理器内核(101)和软硬件接口( 104)信号连接，软硬件接口( 104)还与切换控制器(I 16)信号连接；偏移地址表(I 17)与预取请求过滤器(I 15)信号连接。3.多模式数据预取管理方法；其特征是:包含以下步骤: a、通过硬件性能计数器(110)统计处理器内核(101)的实时运行信息； b、通过软件性能监视器(201)读取统计信息，并计算获得衡量当前预取系统工作模式效率的参数，并作出切换判决； C、在指针预取工作模式下，通过基于偏移地址的过滤机制防止过多无效预取； d、预取数据暂时存放于预取缓冲(111)，等待高速缓存端口空闲时重填入...

【专利技术属性】
技术研发人员：刘鹏，刘勇，辛愿，
申请(专利权)人：浙江大学，
类型：发明
国别省市：