【技术实现步骤摘要】
通电复位电路
本专利技术涉及CMOS半导体集成电路的通电复位电路。
技术介绍
在不具有复位端子的CMOS半导体集成电路中,内置有在连接电源时初始化内部逻辑电路、模拟电路的通电复位电路。用图2对现有的通电复位电路进行说明。电源电压启动时,通过电容111的耦合,节点B的电压也成为电源电压。于是,通过逆变器121,节点C的电压变成低电平。节点C的电压通过波形整形电路107进行波形整形,并向节点D输出低电平的复位信号。该复位信号将初始化与节点D连接的电路。还有,节点C的电压变成低电平时,NMOS晶体管103将截止。控制电路100在输入端子变成低电平时,向输出端子输出高电平信号。NMOS晶体管102因栅极电压变高而导通,积蓄于电容111的电荷经由耗尽型NMOS晶体管101放电。节点B的电压下降到逆变器121的反转电压时,节点C的电压变为高电平。节点C的电压通过波形整形电路107被整形,节点D的复位信号被解除。还有,当节点C的电压变成高电平时,NMOS晶体管103导通而使电容111放电,从而节点B的电压成为接地电压。这里,现有的通电复位电路因为在节点C设置有下拉元件122,所 ...
【技术保护点】
一种通电复位电路,具备:NMOS晶体管,其源极连接到第二电源端子,栅极连接到漏极;耗尽型NMOS晶体管,其源极连接到所述NMOS晶体管的漏极,漏极连接到第一电源端子,栅极连接到所述第二电源端子;PMOS晶体管,其源极连接到所述第一电源端子,栅极连接到所述NMOS晶体管的漏极;电容器,其一端连接到所述PMOS晶体管的漏极,另一端连接到所述第二电源端子;以及波形整形电路,其输入端子连接到所述PMOS晶体管的漏极,并由输出端子作为通电复位信号而输出。
【技术特征摘要】
2012.01.30 JP 2012-017053;2012.09.25 JP 2012-21131.一种通电复位电路,具备:NMOS晶体管,其源极连接到第二电源端子,栅极连接到漏极;耗尽型NMOS晶体管,其源极连接到所述NMOS晶体管的漏极,漏...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。