一种小型化可编程采集控制存贮装置制造方法及图纸

本发明专利技术公开一种小型化可编程采集控制存贮装置，包括12bit的ADC模块、相互连接的可编程CPU与SRAM、RC时钟发生器、电压变换器与上电复位电路，所有元器件构成SOC片上系统；可编程CPU与ADC模块通讯连接，可编程CPU读取ADC模块转换后的数字信号，并将数字信号存储在SRAM中；可编程CPU的编程接口用于和外部计算机相连，通过编程接口接收外部计算机的控制指令；可编程CPU根据需要控制其它元器件的启动与休眠，使本装置工作在低功耗状态，且构成SOC片上系统，体积小，可以直接与现场传感器紧密安装，保证采集参数的实时性；另外，可编程CPU根据外部计算机的控制指令能够控制ADC模块的采集频率以及SRAM的读写，使用灵活。

Miniature programmable acquisition control storage device

The invention discloses a miniature programmable collection controller storage devices, including ADC module, 12bit connected programmable CPU and SRAM, RC clock generator, voltage converter and power on reset circuit, all components of SOC system on chip; programmable CPU and ADC communication module connected to digital signal programming the CPU ADC module to read after conversion, and the digital signal is stored in the SRAM; programmable CPU programming interface for computer and external connected control instruction received by the external programming interface of computer; programmable CPU in accordance with the need to control the components of the dormancy start, make the operation of the device in a low-power state, and SOC system, small size, can be directly installed and field sensors, real-time acquisition parameters; in addition, the programmable CPU under the control of an external computer. Command to control the acquisition frequency of the ADC module and SRAM read and write, flexible use.

【技术实现步骤摘要】

本专利技术涉及微电子
，具体是一种小型化可编程采集控制存贮装置。
技术介绍
在工业控制领域，对于现场的各类工艺参数，例如压力、流量、温度等都需要实时采集，而目前的采集器一般体积较大，与现场传感器的安装距离较远，存在传输上的延时与滞后，不能准确及时地反应需采集的模拟参数。
技术实现思路
本专利技术的目的在于提供一种小型化可编程采集控制存贮装置，该装置体积小、结构简单，能够与现场传感器紧密安装，保证采集参数的实时性。本专利技术解决其技术问题所采用的技术方案是：一种小型化可编程采集控制存贮装置，包括：a、12bit的ADC模块，采集的模拟信号通过ADC模块转换为数字信号；b、相互连接的可编程CPU与SRAM，可编程CPU与ADC模块通讯连接，可编程CPU读取ADC模块转换后的数字信号，并将数字信号存储在SRAM中；可编程CPU的编程接口用于和外部计算机相连，通过编程接口接收外部计算机的控制指令；c、RC时钟发生器，RC时钟发生器产生两路时钟信号，一路6Mhz的时钟信号供ADC模块使用，另一路12Mhz的时钟信号供可编程CPU与SRAM使用；d、电压变换器，电压变换器将外部3.3V供电电压分别转换成2.5V与1.8V，2.5V为ADC模块提供工作电压，1.8V为可编程CPU与SRAM提供工作电压；e、上电复位电路，上电复位电路分别与ADC模块及可编程CPU相连，为ADC模块及可编程CPU提供复位脉冲；所述ADC模块、可编程CPU、SRAM、RC时钟发生器、电压变换器与上电复位电路构成SOC片上系统。本专利技术的有益效果是，可编程CPU根据需要控制其它元器件的启动与休眠，使本装置工作在低功耗状态，且构成SOC片上系统，体积小，可以直接与现场传感器紧密安装，保证采集参数的实时性；另外，可编程CPU根据外部计算机的控制指令能够控制ADC模块的采集频率以及SRAM的读写，使用灵活。附图说明下面结合附图和实施例对本专利技术进一步说明：图1是本专利技术的结构示意图；图2是本专利技术中SRAM工作原理框图；图3是本专利技术中ADC模块的结构示意图。具体实施方式如图1所示，本专利技术提供一种小型化可编程采集控制存贮装置，包括：a、12bit的ADC模块1，采集的模拟信号通过ADC模块1转换为数字信号；b、相互连接的可编程CPU2与SRAM3，可编程CPU2与ADC模块1通讯连接，可编程CPU2读取ADC模块1转换后的数字信号，并将数字信号存储在SRAM3中；可编程CPU2的编程接口用于和外部计算机7相连，通过编程接口接收外部计算机7的控制指令；c、RC时钟发生器4，RC时钟发生器4产生两路时钟信号，一路6Mhz的时钟信号供ADC模块1使用，另一路12Mhz的时钟信号供可编程CPU2与SRAM3使用；d、电压变换器5，电压变换器5将外部3.3V供电电压分别转换成2.5V与1.8V，2.5V为ADC模块1提供工作电压，1.8V为可编程CPU2与SRAM3提供工作电压；e、上电复位电路6，上电复位电路6分别与ADC模块1及可编程CPU2相连，为ADC模块1及可编程CPU2提供复位脉冲；所述ADC模块1、可编程CPU2、SRAM3、RC时钟发生器4、电压变换器5与上电复位电路6构成SOC片上系统。本装置上电后，可编程CPU2控制ADC模块1与SRAM3处于休眠状态，在启动信号的有效触发到来之后，再控制ADC模块1与SRAM3的加电信号，使ADC模块1与SRAM3开始启动工作，从而降低功耗。外部计算机7通过编程接口将控制字写入SRAM3，再由CPU2读取SRAM3的控制字对ADC模块1进行控制采集；采集的模拟信号经ADC模块1转换成数字信号后发送给可编程CPU2，可编程CPU2再将数字信号保存在SRAM3中，由外部计算机7进行读取。本专利技术采用存储大小为512K*12bit的SRAM，与传统的Flash存储相比较如下：采用Flash存储，将高速率的数据存入低速的Flash中，一个简单的方法就是先利用SRAM缓存数据，然后再写入Flash。缓存方案也有两种，一种是缓存和Flash容量相同大小的数据，一种是缓存Flash一页容量的数据。缓存和Flash容量相同大小的数据，是将所有数据都缓存起来，采样结束之后，依次将SRAM中的数据写入到Flash，由于此时芯片停止采样，ADC中不会有数据送出来，所以这个写入速率可以低至Flash允许的范围，但是这样会导致芯片面积较大。缓存Flash一页容量的数据，是想利用两块这样大小的SRAM交替缓存数据，当一块在读取ADC的数据时，另一块利用Flash的页写功能，将数据依次写入到Flash中；之后两块交换进行。此方式对Flash有两个要求，一是Flash必须有页写功能，二是页写的速率不能低于ADC的速率，而通常Flash没有页写功能，因此无法实现。另外，如将Flash分成64块，对每一块分别进行数据存储，第一个数据写入第一块，第二个数据来时，第一块的写入还未结束，数据写入第二块，依次下去，第64个数据写入第64块，此时第一块写入已经结束，下一个数据开始从第一块再次写入，如此循环。但是，如此存储的话，64块Flash同时处于工作状态，将会造成极大的功耗，导致无法满足功耗方面的要求，所以也不可行。由以上可知，采用Flash存储，或者速率上无法达到要求，或者芯片面积过大，或者功耗上无法达到要求，无论采用何种方案，均无法同时满足以上条件。结合图2所示，所以，只有采用SRAM存储，SRAM存储的存储速率可以满足要求，而在存储容量方面，为了达到512K的要求，需要将64块8K的SRAM拼接起来。采用此种方案，为了满足功耗的要求，拼接的时候，采用地址高六位控制64块SRAM的片选信号，在休眠和待读数时，所有SRAM都处于低功耗状态，采样时，只有一块SRAM处于工作状态，其余63块仍处于低功耗状态，这样，功耗的问题也得以解决。本专利技术对于ADC模块的结构与选取同样重要，由于电路的采样频率快，精度要求较高，数字部分采用先进工艺可以满足要求；但对于模拟的ADC来说，结构的选取和其中的采样等部分需重点考虑。为了满足高精度的ADC，可以采用SAR的结构，但这样的ADC速度不够快；FLASH结构ADC速度快，但占用的面积较大，不能满足本芯片面积的要求；流水线结构的ADC速度较快，面积也可以接受，结合图3所示，因此综合以上因素，采用流水线和SAR相结合的结构，将12位ADC分成高6bit和低6bit，分别进行转换，高和低6bit采用SAR结构；输入信号通过ANALOGMUX输入选择电路后，被高6bitADC电路采样比较，产生高6bit数字信号以及对应的模拟输出DACOUT，误差放大电路根据输入和DACOUT电路的差值进行放大，提供给低6bitADC电路进行比较，最后通过数字逻辑电路把高6bit和低6bit进行组合，产生最终的12bit数字输出。本专利技术在使用时，为了适应工业现场的要求，可同时采用多个本装置进行扩展，实现通道级联、存储器级联、采集速率级联三种模式：通道级联模式用于芯片通道的扩展，各级芯片同时按照相同的参数设定进行数据采集、存储。通道级联模式，只要将芯片的上电、触发、控制信号相连，只有模拟信号输入不同，其它完全相同即可，级联的信号工作过程也完本文档来自技高网...

【技术保护点】
一种小型化可编程采集控制存贮装置，其特征在于，包括：a、12bit的ADC模块，采集的模拟信号通过ADC模块转换为数字信号；b、相互连接的可编程CPU与SRAM，可编程CPU与ADC模块通讯连接，可编程CPU读取ADC模块转换后的数字信号，并将数字信号存储在SRAM中；可编程CPU的编程接口用于和外部计算机相连，通过编程接口接收外部计算机的控制指令；c、RC时钟发生器，RC时钟发生器产生两路时钟信号，一路6Mhz的时钟信号供ADC模块使用，另一路12Mhz的时钟信号供可编程CPU与SRAM使用；d、电压变换器，电压变换器将外部3.3V供电电压分别转换成2.5V与1.8V，2.5V为ADC模块提供工作电压，1.8V为可编程CPU与SRAM提供工作电压；e、上电复位电路，上电复位电路分别与ADC模块及可编程CPU相连，为ADC模块及可编程CPU提供复位脉冲；所述ADC模块、可编程CPU、SRAM、RC时钟发生器、电压变换器与上电复位电路构成SOC片上系统。

【技术特征摘要】
1.一种小型化可编程采集控制存贮装置，其特征在于，包括：a、12bit的ADC模块，采集的模拟信号通过ADC模块转换为数字信号；b、相互连接的可编程CPU与SRAM，可编程CPU与ADC模块通讯连接，可编程CPU读取ADC模块转换后的数字信号，并将数字信号存储在SRAM中；可编程CPU的编程接口用于和外部计算机相连，通过编程接口接收外部计算机的控制指令；c、RC时钟发生器，RC时钟发生器产生两路时钟信号，一路6Mhz的时钟信号供A...

【专利技术属性】
技术研发人员：刘德状，卢剑寒，王峙卫，
申请(专利权)人：北方电子研究院安徽有限公司，
类型：发明
国别省市：安徽;34