在替代栅极结构上方形成栅极覆盖层的方法以及相关装置制造方法及图纸

本发明专利技术揭露在替代栅极结构上方形成栅极覆盖层的方法以及相关装置。在一示例中，本发明专利技术的装置包括具有凹入上表面的替代栅极结构，邻近该替代栅极结构的侧间隙壁以及位于该替代栅极结构上方的栅极覆盖层，其中，该栅极覆盖层的底部表面对应该替代栅极结构的该凹入上表面。

【技术实现步骤摘要】
在替代栅极结构上方形成栅极覆盖层的方法以及相关装置
本专利技术涉及复杂半导体装置以及此类装置的制造，尤其涉及在替代栅极结构上方形成栅极覆盖层的多种方法以及具有此类栅极覆盖层的多种装置。
技术介绍
制造例如CPU（中央处理单元）、储存装置、ASIC（专用集成电路）等先进集成电路需要依据特定的电路布局及特定的流程操作在给定的芯片面积上形成大量电路组件，场效应晶体管（NMOS及PMOS晶体管）是制造此类集成电路产品中使用的一种重要类型的电路组件。场效应晶体管，无论是NMOS晶体管还是PMOS晶体管，通常由形成于半导体基板中由沟道区隔离的掺杂源极和漏极区组成。栅极绝缘层位于该沟道区上方，且导电栅极电极位于该栅极绝缘层上方。在该栅极电极施加适当的电压使该沟道区导电，从而使电流在该源极区与该漏极区之间流动。在目前的超高密度集成电路产品中使用的晶体管的沟道长度，亦即源极区与漏极区之间的横向间距，不断缩小，以提升晶体管的性能以及包含此类晶体管的集成电路产品的总体功能。例如，随着沟道长度的缩小，晶体管较前几代晶体管具有更高的驱动电流能力以及更快的开关速度。迫于提升晶体管性能的持续压力，装置设计人员一直在努力缩小晶体管的沟道长度。不过，晶体管的沟道长度的不断缩小以及该晶体管的其它特征的尺寸的缩小导致一些特定的问题，其至少部分抵消缩小该装置的沟道长度所获得的优点。例如，随着晶体管的沟道长度的缩小，相邻晶体管之间的间距也同样缩小，从而限制设于相邻晶体管之间的可用空间中的导电接触组件（例如为晶体管提供电性连接的组件，例如接触导孔等）的物理尺寸。由于此类导电接触组件的横截面积相应缩小，因此其电阻成为总体晶体管设计中的一个重要问题。而且，接触导孔的横截面积及其所包含材料的特性可对该些电路组件的有效电阻及总体性能产生显着影响。另外，相邻晶体管之间的小间距使精确定位并形成导电接触组件于该集成电路产品上的适当位置变得更具挑战性。例如，如导电接触未对准，例如其部分形成于源极区及相邻的栅极结构上，则装置可能不会像设计的那样工作。最坏的情况是，这样的未对准可能形成短路，导致装置完全失效。对于许多早期的装置技术，大多数晶体管组件的栅极电极结构由硅基材料构成，例如二氧化硅和/或氮氧化硅栅极绝缘层结合多晶硅栅极电极。不过，随着尺寸不断缩小的晶体管组件的沟道长度的日益缩小，许多较新一代的装置使用由替代材料组成的栅极电极堆叠，以避免与沟道长度缩小的晶体管中传统硅基材料的使用关联的短沟道效应。例如，在一些尺寸不断缩小的晶体管组件中，沟道长度为约14至32纳米，栅极电极堆叠包括高k介电/金属电极（HK/MG）组态，以提供较此前最常用的二氧化硅/多晶硅（SiO/poly）组态显着增强的操作特性。依据特定的总体装置要求，数种不同的高k材料（亦即介电常数或k值约为10或更高的材料）作为HK/MG栅极电极结构中的栅极绝缘层具有不同程度的效果。例如，在一些晶体管组件设计中，高k栅极绝缘层可包括氧化钽（Ta2O5）、氧化铪（HfO2）、氧化锆（ZrO2）、氧化钛（TiO2）、氧化铝（Al2O3）、硅酸铪（HfSiOx）等。另外，一种或多种非多晶硅金属栅极电极材料（亦即金属栅极堆叠）可用于HK/MG组态中，以控制晶体管的功函数。例如，该些栅极电极材料可包括一层或多层钛（Ti）、氮化钛（TiN）、钛-铝（TiAl）、铝（Al）、氮化铝（AlN）、钽（Ta）、氮化钽（TaN）、镧等。一种用于形成具有高k/金属栅极结构的晶体管的已知工艺方法称作“后栅极”（gatelast）或“替代栅极”技术。图1A至1D简单描述一种利用后栅极技术形成HK/MG替代栅极结构的已知方法。如图1A所示，该工艺包括在由浅沟槽隔离结构11定义的主动区中的半导体基板10上方形成基本晶体管结构100。在图1A所示的制造点，装置100包括牺牲或虚假（dummy）栅极绝缘层12、虚假或牺牲栅极电极14、侧间隙壁16、绝缘材料层17以及形成于基板10中的源极/漏极区18。可使用各种不同的材料并借由执行各种已知技术形成装置100的各种组件及结构。例如，牺牲栅极绝缘层12可由二氧化硅组成。牺牲栅极电极14可由多晶硅组成。侧间隙壁16可由氮化硅组成。绝缘材料层17可由二氧化硅组成。源极/漏极区18可由注入的掺杂材料组成（针对NMOS装置的N型掺杂物以及针对PMOS装置的P型掺杂物）。借由使用已知的掩蔽及离子注入技术而将该些掺杂材料注入基板中。当然，本领域的技术人员将意识到，出于清楚目的，附图中未显示晶体管100的其它特征。例如，附图中未显示环状（halo）注入区以及高性能PMOS晶体管中通常具有的不同硅锗层或区。在图1A所示的制造点已形成装置100的不同结构并执行步骤序列以移除牺牲栅极电极14上方的任意材料（例如由氮化硅组成的保护栅极覆盖层（未图示）），从而使牺牲栅极电极14可以被移除。如图1B所示，执行一个或多个蚀刻工艺以移除牺牲栅极电极14及牺牲栅极绝缘层12，从而定义栅极开口20。后续将在该栅极开口中形成替代栅极结构。通常，如这里所述，移除牺牲栅极绝缘层12作为部分替代栅极技术。不过，取决于该栅极绝缘层的构造材料，可能不会在所有的应用中都移除牺牲栅极绝缘层12。接着，如图1C所示，在栅极开口20中形成不同的材料层，其将构成替代栅极结构30。在一示例中，替代栅极结构30由高k栅极绝缘层30A、由金属（例如氮化钛层）组成的功函数调整层30B以及块状金属层30C（例如铝）组成。最后，如图1D所示，执行化学机械抛光（chemicalmechanicalpolishing；CMP）工艺以移除位于栅极开口20外部的栅极介缘层30A、功函数调整层30B以及块状金属层30C，从而定义替代栅极结构30。该替代栅极技术的一个重要方面包括在形成替代栅极结构30后，在替代栅极结构30上方形成保护介电层（未图示）。这样一保护层用于在后续工艺操作例如为形成至源极/漏极区18的导电接触而执行的各种工艺操作中保护替代栅极结构30。随着装置尺寸的不断缩小以及在形成至晶体管100的导电接触中采用自对准接触形成技术，替代栅极结构30的保护变得更加重要。过去已经采用的一种技术是利用已知的沉积技术在替代栅极结构30上方简单形成另一材料层。不过，此类技术包括执行若干耗时的工艺操作，且可能需要硬掩模及图案化。以当前的光刻对准能力此类技术不可行。最近，形成此类保护层的尝试包括氧化、氮化或氟化替代栅极结构30的金属部分。例如见美国专利公开号2011/0062501。不过，随着装置100的栅极长度的缩小，与构成替代栅极结构30的其它层相比，功函数调整层30B的比例变得较大。已经证明，难以借由氧化或氮化由例如氮化钛或氮化钽组成的此类功函数调整层30B而形成含金属绝缘材料。另外，氧化或氮化工艺的容许温度常有严格限制，使金属的氧化或氮化变得更加困难。氟化则难以形成足够厚的氧化覆盖层来保护下方的替代栅极结构30。本专利技术旨在提供在替代栅极结构上方形成栅极覆盖层的多种方法以及具有此类栅极覆盖层的多种装置，以解决或至少减轻上述一个或多个问题。
技术实现思路
下面提供本专利技术的简要总结，以提供本专利技术的其中一些态样的基本理解。本
技术实现思路
并非详尽概述本专利技术。其并非意图识别本专利技术本文档来自技高网...

【技术保护点】
一种装置，包括：替代栅极结构，具有凹入上表面；侧间隙壁，邻近该替代栅极结构；以及栅极覆盖层，位于该替代栅极结构上方，其中，该栅极覆盖层的底部表面对应该替代栅极结构的该凹入上表面。

【技术特征摘要】
2012.01.18 US 13/352,7751.一种半导体装置的制造方法，包括：在由位于绝缘材料层中的侧间隙壁定义的栅极开口中形成替代栅极结构；在至少该侧间隙壁及该绝缘材料层上执行共同的蚀刻工艺，其中，在完成该共同的蚀刻工艺后，该侧间隙壁的上表面相对该绝缘材料层的上表面凹入；执行第一化学机械抛光工艺，以移除位于该绝缘材料层的该上表面上方的至少部分该替代栅极结构，从而定义抛光替代栅极结构；以及在执行该第一化学机械抛光工艺后，在该抛光替代栅极结构上方形成栅极覆盖层。2.如权利要求1所述的方法，其特征在于，形成该栅极覆盖层包括：在该抛光替代栅极结构上方形成栅极覆盖材料层；以及在该栅极覆盖材料层上执行第二化学机械抛光工艺。3.如权利要求1所述的方法，其特征在于，该侧间隙壁由氮化硅组成，且该绝缘材料层由二氧化硅组成。4.如权利要求1所述的方法，其特征在于，利用基于CxHyFz的化学蚀刻剂执行该共同的蚀刻工艺。5.如权利要求4所述的方法，其特征在于，该共同的蚀刻工艺经调整而在氮化硅与二氧化硅之间提供蚀刻选择性。6.如权利要求1所述的方法，其特征在于，该替代栅极结构暴露于该共同的蚀刻工艺。7.如权...

【专利技术属性】
技术研发人员：G·格拉斯霍夫，C·拉贝尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：