本发明专利技术公开了一种阵列基板及液晶显示装置，在扫描线组包括至少三条扫描线时，通过使每一列像素单元对应的数据线中至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，使得每一像素单元中的薄膜晶体管与最相邻的数据线连接，达到各数据线不与像素单元的像素电极干涉的目的，能够实现开启至少三条扫描线来提升充电时间。
【技术实现步骤摘要】
本专利技术涉及液晶显示领域，特别是涉及一种阵列基板，还涉及一种包括阵列基板的液晶显示装置。
技术介绍
近年来，配备TFT_LCD(Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)的设备已经能够支持FHD (Full High Definition,全高清)显示,其分辨率可以达到1920X1080，部分满足更高需求的设备，比如强调3D显示效果的设备，已经支持QFHD (Quad Full High Definition，四全高清)显示，其分辨率可以达到3840X2160或者4000X 2000，能够在一个屏幕上显示4个FHD图像。但是，QFHD相对于FHD而言，在采用的驱动频率为60Hz或120Hz时，像素电极的有效充电时间将变为1/2焙或1/4焙。有效充电时间变为1/2焙，可以通过同时开启阵列基板上两条扫描线并相应增加数据线的数目来应对。例如，参阅图1，是现有技术一种阵列基板的电路结构局部示意图。阵列基板上具有多个像素单元11，每个像素单元11包括像素电极101和薄膜晶体管102。阵列基板的扫描线GOl和G02同时开启和关闭，而一列像素单元11的两侧各配置数据线DOl和D02，两条扫描线GOl和G02分别通过两个像素单元11的薄膜晶体管102与两条数据线DOl和D02连接，在两条扫描线GOl和G02同时开启时，可以延长像素电极101的充电时间。但是，有效充电时间变为1/4焙时，需要至少三条扫描线同时开启，而在一列像素单元周围配置至少三条数据线时，各数据线如果仍然以直线配置，则可能出现跨越像素电极的情况，从而容易与多个像素单元的像素电极产生干涉。
技术实现思路
本专利技术的主要目的是提供一种阵列基板及液晶显示装置，能够在开启至少三条扫描线时避免数据线与像素电极干涉的技术问题。为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种阵列基板，阵列基板包括沿行方向和列方向以矩阵形式排列的多个像素单元，每一像素单元包括一像素电极以及一薄膜晶体管，薄膜晶体管的漏极与像素电极连接，阵列基板进一步包括绝缘交叉设置的多个扫描线组以及多个数据线组，每一扫描线组包括沿行方向延伸的至少三条扫描线，且每条扫描线连接对应的一行像素单元中的薄膜晶体管的栅极，每一扫描线组中的各扫描线同时接收扫描信号，以控制扫描线组中的各扫描线所对应的各行像素单元中的薄膜晶体管同时打开和关闭，每一数据线组分别包括与扫描线组中的扫描线数量对应的数据线，同一列的各像素单元中的薄膜晶体管的源极连接同一数据线组中的对应一数据线，其中每一数据线组中的至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，以使每一像素单元中的薄膜晶体管与最相邻的数据线连接。其中，至少部分数据线至少包括顺次连接的第一部分、第二部分和第三部分，其中第一部分和第三部分分别沿列方向延伸并位于其所对应的像素单元的两侧，第二部分沿行方向延伸并位于其所对应的像素单元与列方向上的相邻像素单元之间，进而连接第一部分和第三部分的相邻端。其中，每一扫描线组扫描线的数量为二条，二条扫描线中第一条扫面线和第二条扫描线对应的两条数据线沿列方向延伸并配置于同一列的各像素单元两侧，三条扫描线中第二条扫描线对应的数据线进行弯折延伸，以使得各数据线互不干涉其所对应的像素单J Li ο其中，第一条扫描线、第二条扫描线和第三条扫描线短接，并接收扫描信号。其中，第一条扫描线、第二条扫描线和第三条扫描线各接收一路扫描信号。其中，每一扫描线组还包括沿列方向相邻第三条扫描线设置的第四条扫描线，第四条扫描线接收扫描信号，且第四条扫描线对应的数据线沿列方向延伸，第三条扫描线对应的数据线在沿列方向延伸至第四条扫描线对应的像素单元之前进行弯折延伸，且第三条扫描线对应的数据线进行弯折延伸时不与第二条扫描线对应的数据线交叉。为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种液晶显示装置，其包括上述任一种的阵列基板。本专利技术的阵列基板及液晶显示装置通过使每一列像素单元对应的数据线中至少部分数据线经其所对应的像素单元与列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，使得每一像素单元中的薄膜晶体管与最相邻的数据线连接，达到各数据线不与像素单元的像素电极干涉的目的，能够实现开启至少三条扫描线来提升充电时间。附图说明图1是现有技术一种阵列基板的电路结构局部不意图；图2是本专利技术阵列基板第一实施方式的电路结构局部示意图；图3是本专利技术阵列基板第二实施方式的电路结构局部示意图；图4是本专利技术阵列基板第三实施方式的电路结构局部示意图；图5是本专利技术阵列基板第四实施方式的电路结构局部示意图。具体实施例方式下面将结合本专利技术实施方式中的附图，对本专利技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅是本专利技术的一部分实施方式，而不是全部的实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施方式，都属于本专利技术保护的范围。参阅图2，是本专利技术阵列基板第一实施方式的电路结构局部示意图。阵列基板包括沿行方向和列方向以矩阵方式排列的多个像素单元21，每一像素单元21包括一像素电极201以及一薄膜晶体管202，通过薄膜晶体管202的开启和关闭，可以向像素电极201充电。阵列基板进一步包括绝缘交叉设置的多个扫描线组GSl以及多个数据线组DS1。每一扫描线组GSl包括沿行方向延伸的三条扫描线Gl、G2和G3。每一数据线组DSl分别包括与扫描线组GSl中的扫描线数量对应的三条数据线D1、D2和D3。每一像素单元21中像素电极201通过薄膜晶体管202与该像素单元21对应的扫描线和数据线电性连接。具体地，薄膜晶体管202的漏极与像素电极201连接，每条扫描线Gl、G2和G3连接对应的一行像素单元21中的薄膜晶体管202的栅极，同一列的各像素单元21中的薄膜晶体管202的源极连接同一数据线组DSl中的对应的数据线D1、D2和D3。每一扫描线组GSl中的各扫描线Gl、G2、G3同时接收扫描信号，以控制扫描线组GSl中的各扫描线G1、G2、G3所对应的各行像素单元21中的薄膜晶体管202同时打开和关闭，即各行像素单元21中的像素电极201同时充电。在本实施方式中，第一条扫描线G1、第二条扫描线G2和第三条扫描线G3短接，并接收扫描信号。在其他实施方式中，第一条扫描线G1、第二条扫描线G2和第三条扫描线G3各接收一路扫描信号，比如，各扫描线G1、G2、G3分别连接控制芯片的三个输出端口，由控制芯片控制三个输出端口同时输出扫描信号。每一数据线组DSl中的数据线D2经其所对应的像素单元21与列方向上的相邻像素单元21之间从其所对应的像素单元21 —侧弯折延伸至另一侧，以使每一像素单元21中的薄膜晶体管202与最相邻的数据线D1、D2和D3连接。具体地，以前三行的第一列三个像素单元21为例，第一条扫描线Gl和第三条扫描线G3对应的两条数据线Dl和D3沿列方向延伸并配置于第一列的各像素单元21的两侧，第一行的像素单元21与最相邻的数据线Dl连接，第二行的像素单元21与最相邻的数据线D2连接。如果数据线D2本文档来自技高网...
【技术保护点】
一种阵列基板，所述阵列基板包括沿行方向和列方向以矩阵形式排列的多个像素单元，每一所述像素单元包括一像素电极以及一薄膜晶体管，所述薄膜晶体管的漏极与所述像素电极连接，其特征在于，所述阵列基板进一步包括绝缘交叉设置的多个扫描线组以及多个数据线组，每一所述扫描线组包括沿所述行方向延伸的至少三条扫描线，且每条扫描线连接对应的一行所述像素单元中的所述薄膜晶体管的栅极，每一所述扫描线组中的各扫描线同时接收扫描信号，以控制所述扫描线组中的各扫描线所对应的各行所述像素单元中的所述薄膜晶体管同时打开和关闭，每一所述数据线组分别包括与所述扫描线组中的扫描线数量对应的数据线，同一列的各所述像素单元中的所述薄膜晶体管的源极连接同一所述数据线组中的对应一所述数据线，其中每一所述数据线组中的至少部分所述数据线经其所对应的像素单元与所述列方向上的相邻像素单元之间从其所对应的像素单元一侧弯折延伸至另一侧，以使每一所述像素单元中的所述薄膜晶体管与最相邻的所述数据线连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：罗时勲，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。