本发明专利技术提供一种半导体结构，包括：半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极栅极结构引出，引出所述源极或所述漏极的金属连线分别与所述栅极之间具有空气间隙。由于具有空气间隙，所述金属连线和所述栅极之间的寄生电容减小，从而改善了半导体结构的性能。
【技术实现步骤摘要】
本专利技术涉及半导体制造技术，特别涉及一种具有金属栅极的。
技术介绍
为了将源/漏极引出，需要在源/漏极上制作金属连线。连线之间的寄生电容(Parasitic Capacitance)不利于降低信号传输 RC 延迟(Resistance CapacitanceDelay)，对此，普遍采用的一种方法是通过在金属连线之间形成具有低介电常数(K)的介质层来减小寄生电容。现有技术中的半导体结构的形成方法包括:请参考图1，提供半导体衬底100 ;形成覆盖所述半导体衬底100的栅介质材料层101’ ；形成覆盖所述栅介质材料层101’的栅电极材料层103’ ；形成位于所述栅电极材料层103’表面的光刻胶层105，并对所述光刻胶层105进行图形化，定义出栅极结构的形状。请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述栅电极材料层103’和栅介质材料层101’，形成栅极结构，所述栅极结构包括栅介质层101和栅电极103 ;在所述半导体衬底100中形成源/漏极(未示出)。请参考图3，去除所述图形化的光刻胶层，形成覆盖所述栅极结构以及所述半导体衬底100的介质层107。请参考图4，在所述介质层107中形成分别与所述栅电极103以及所述源/漏极接触的通孔109。请参考图5，在所述通孔109中填充金属材料，形成金属连线111。然而，随着工艺节点达到45纳米及以下，器件尺寸的缩小引发了新的问题。为此，金属栅极被广泛地应用。金属栅极包括由具有高介电常数的材料(高K材料)制作的栅介质层和由金属材料制作的栅电极。由于高K材料的存在，在具有金属栅极的半导体结构中，减小金属连线间的寄生电容尤为重要。因此，需要一种，能够降低将源/漏极引出的金属连线之间的寄生电容，改善器件的性能。
技术实现思路
本专利技术解决的问题是提供一种，能够降低将源/漏极引出的金属连线之间的寄生电容，改善所形成的半导体结构的性能。为解决上述问题，本专利技术的实施例提供一种半导体结构，包括:半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。可选地，所述空气间隙的宽度范围是50埃至200埃。可选地，所述金属连线的宽度范围是20纳米至150纳米。可选地，所述栅极结构包括:栅介质层；功函数层，位于所述栅介质层上；以及金属层，位于所述功函数层上。可选地，所述栅介质层包括HfO、ZrO, WN、A1203、HfSiO、或其任意组合。可选地,所述功函数层包括TiN、TaN或WN。为解决上述问题，本专利技术的实施例还提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的侧壁和所述半导体衬底上形成有阻挡层，所述阻挡层上形成有第一层间介质层；在所述栅极结构的表面形成保护层；去除位于所述栅极结构侧壁上的所述阻挡层，形成空气间隙；在所述第一层间介质层、所述保护层上形成第二层间介质层；以及形成分别将所述源/漏极引出的金属连线。可选地，利用干法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述干法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。可选地，所述干法刻蚀工艺采用CH2F2或CH3F等作为刻蚀气体。可选地，去除所述阻挡层的工艺包括:利用湿法刻蚀去除所述栅极结构侧壁上的所述阻挡层，所述湿法刻蚀工艺对所述阻挡层的刻蚀率相对于对所述保护层、所述栅极结构侧壁的材料、所述第一层间介质层或所述半导体衬底的任一刻蚀率的选择比大于等于10。可选地，所述湿法刻蚀工艺使用磷酸作为刻蚀剂。可选地，形成所述栅极结构、所述阻挡层以及所述第一层间介质层的步骤包括:在所述半导体衬底上形成牺牲层；形成原始阻挡层，所述原始阻挡层覆盖所述牺牲层和所述半导体衬底；形成原始第一层间介质层，所述原始第一层间介质层覆盖所述原始阻挡层；对所述原始第一层间介质层和所述原始阻挡层进行平坦化工艺，直至暴露出所述牺牲层；以及去除所述牺牲层以形成开口，在所述开口中形成栅极结构。可选地，所述栅极结构包括位于所述开口底部的栅介质层、位于所述开口的侧壁和所述栅介质层上的功函数层和位于所述功函数层上的金属层。可选地，形成所述金属连线的步骤包括:利用干法刻蚀形成分别与所述栅极结构以及所述栅极结构两侧的所述半导体衬底接触的通孔，所述干法刻蚀采用cf4、CHF3,、C4F8或C4F6气体作为刻蚀气体，或采用CF4、CHF3、C4F8和C4F6中的任一气体与02、Ar、C0和He中任一气体的混合气体作为刻蚀气体；以及在所述通孔中填充金属材料，形成所述金属连线。可选地，形成所述保护层的工艺包括:利用自对准方式在所述栅极结构的表面选择性地沉积CoWP。可选地，所述阻挡层的厚度是50埃至200埃。可选地，所述功函数层的材料是TiN，TaN或WN。与现有技术相比，本专利技术具有以下优点:在所述栅极结构的两侧形成空气间隙。由于空气具有较低的介电常数，其相对介电常数为1.0，因此，将源/漏极引出的金属连线之间的寄生电容减小了，从而改善了半导体结构的性能。附图说明图1至图5是现有的半导体结构的形成过程的中间结构的剖面结构示意图。图6是本专利技术一个实施例的半导体结构的形成方法的流程示意图。图7至图15是本专利技术一个实施例的半导体结构的形成过程的中间结构的剖面结构示意图。具体实施例方式本专利技术的实施例通过在栅极结构两侧形成空气间隙来减小将源/漏极引出的金属连线之间的寄生电容，改善半导体结构的性能。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。本专利技术首先提供了一种半导体结构，包括:半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极引出，弓丨出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。在本专利技术的一个实施例中，所述空气间隙的宽度范围是50埃至200埃，所述金属连线的宽度范围是20纳米至150纳米，所述金属连线的材料包括铜或钨。在本专利技术的一个实施例中，所述栅极结构包括:栅介质层；功函数层，位于所述栅介质层上；以及金属层，位于所述功函数层上。在本专利技术的一个实施例中，所述栅介质层的材料包括:HfO、Zr0、WN、Al203、HfSiO、或其任意组合。所述功函数层的材料包括:TiN、TaN或WN。下面给出形成上述结构的方法实施例。本专利技术首先提供了一种半导体结构的形成方法，参考图6，该方法包括:SlOl:提供半导体衬底，所述半导体衬底中包括源/漏极；S102:在所述半导体衬底上形成栅极结构，所述栅极结构的侧壁及所述半导体衬底上形成有阻挡层，所述阻挡层上形成有第一层间介质层；S103:在所述栅极结构的表面形成保护层；S104:去除位于所述栅极结构侧壁上的所述阻挡层，形成空气间隙；S105:在所述第一层间介质本文档来自技高网...
【技术保护点】
一种半导体结构，包括：半导体衬底，在所述半导体衬底中包括源/漏极；栅极结构，位于所述半导体衬底上；以及金属连线，用于将所述源/漏极引出，其特征在于，引出所述源极或所述漏极的金属连线分别与所述栅极结构之间具有空气间隙。
【技术特征摘要】
【专利技术属性】
技术研发人员：倪景华，李凤莲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。