固态成像元件及其制造方法和电子设备技术

本发明专利技术公开了一种固态成像元件及其制造方法和电子设备，所述固态成像元件包括：转移部，该转移部被配置为将所有像素中由光电转换部同时生成的电荷转移至存储部并且具有金属门；和光屏蔽部，该光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在转移部周围挖掘层间绝缘膜而形成的。

【技术实现步骤摘要】

本公开涉及一种固态成像元件及其制造方法和一种电子设备，更具体涉及一种提供出色灵敏度和拖尾特性之间的相容性的固态成像元件及其制造方法和一种具有该固态成像元件的电子设备。
技术介绍
固态成像元件(例如互补金属氧化物半导体(CMOS)图像传感器和电荷耦合器件(CCD))在数码相机和数码摄像机中已经得到广泛应用。另外，近年来，MOS图像传感器由于其低电源电压和低功耗已被经常用于被结合在具有成像能力的移动手机和移动装置中的固态成像元件中。例如，落在CMOS图像传感器上的入射光由光电二极管(PD，即每个像素的光电转换部)转换为电荷。然后，由ro生成的电荷被转移至FD (浮动扩散部)，即浮动扩散区，使得放大晶体管输出其电平与FD中积聚的电荷成比例的像素信号。顺便提及，CMOS图像传感器执行其中电荷被像素逐行地从H)转移至FD的滚动快门图像捕捉，因而导致图像失真。为了避免这种失真，有必要执行其中电荷同时在所有像素中从ro转移至FD的全局快门图像捕捉。例如，日本专利早期公开N0.2011-29835提出了一种CMOS固态成像装置，该装置通过在每个像素中提供存储元件(电容器)而允许用于全局快门图像捕捉的图像的同时存储。在被配置为通过在每个像素中提供存储元件而允许全局快门图像捕捉的CMOS固态成像装置中，在电荷被保持在存储元件中时，由于光渗漏到存储元件中，可发生拖尾，因而导致可归因于光渗漏到存储元件中的降低的图像质量。针对这种光渗漏到存储元件中的一种可能的对策是使用用于将光从存储元件屏蔽开的光屏蔽膜。例如，有可能使用互连层作为光屏蔽膜。然而，优选的是应在紧邻存储元件的顶部上设置光屏蔽膜以确保较高的有效性。然而，在紧邻存储元件的顶部上设置金属光屏蔽膜导致互连层下的层间绝缘膜较厚，因而导致灵敏度下降。此外，在这种情况下，可能更加难以形成接触，因而导致成品率下降。具体而言，像素数目越大且外围电路所占的面积越大，互连层下的较厚的层间绝缘膜的影响往往越大。响应于此，日本专利早期公开N0.2010-165753(以下称为专利文献2)公开了一种用于通过使用光屏蔽金属材料作为存储器的顶部上的门电极来减小层间结构的高度的结构。然而，专利文献2中公开的结构难以充分抑制从门的侧面发生的漏光。此外，日本专利早期公开N0.2010-177418(以下称为专利文献3)公开了一种被设计为通过使用具有镶嵌(damascene)结构的光屏蔽膜来减小高度的结构。然而，如果该布局具有相当高的光屏蔽电极覆盖率，则专利文献3中公开的结构在用于形成镶嵌结构的CMP(化学机械抛光)处理期间会导致金属膜凹陷，非常不利地影响像素特性和后续处理步骤。可能的问题有:由于光屏蔽膜的厚度变化导致光屏蔽能力下降，由局部和总体平坦度恶化导致在后续处理步骤中不能断开接触，图案形成期间生成残余物，以及由于光刻期间的散焦导致不能断开接触。如上所述，使用专利文献2和3中公开的结构来实现对策处理是明显不可行的。
技术实现思路
如上所述，使用专利文献2和3中公开的结构来实现对策处理是明显不可行的。因此，在被配置为允许全局快门图像捕捉的CMOS固态成像装置中，减小层间膜的高度并抑制光渗漏到存储元件中一直是困难的。因此，在相关技术的固态成像元件中，提供出色灵敏度和拖尾特性之间的相容性一直是困难的。鉴于上述内容，希望提供出色灵敏度和拖尾特性之间的相容性。一种根据本公开的模式的固态成像元件包括转移部和光屏蔽部。所述转移部将所有像素中由光电转换部同时生成的电荷转移至存储部，并且具有金属门。所述光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在所述转移部周围挖掘层间绝缘膜而形成的。一种根据本公开的模式的制造方法包括形成转移部的金属门的步骤，所述转移部被配置为将所有像素中由光电转换部同时生成的电荷转移至存储部。所述制造方法进一步包括通过在所述转移部周围挖掘层间绝缘膜而形成沟槽部分的步骤。所述制造方法更进一步包括在所述沟槽部分中填充金属的步骤。一种根据本公开的模式的电子设备具有固态成像元件。所述固态成像元件包括转移部和光屏蔽部。所述转移部将所有像素中中光电转换部同时生成的电荷转移至存储部，并且具有金属门。所述光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在所述转移部周围挖掘层间绝缘膜而形成的。在本公开的模式中，被配置为将所有像素中由光电转换部同时生成的电荷转移至存储部的所述转移部具有金属门。所述光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在所述转移部周围挖掘层间绝缘膜而形成的。本公开的模式提供了出色灵敏度和拖尾特性之间的相容性。附图说明图1是说明应用了本公开的成像元件的一个实施例的配置示例的框图；图2是说明成像元件的像素的第一配置示例的截面图；图3是说明相关技术的像素配置示例的截面图；图4是描述成像元件的制造方法的一组说明性示图；图5是描述成像元件的制造方法的一组说明性示图；图6是要连接至门电极的接触部形成的区域的截面图；图7A至7D是说明像素的第一配置示例的第一至第四修改示例的截面图；图8是说明像素的第一配置示例的第五修改示例的截面图；图9是说明成像元件的像素的第二配置示例的截面图；图10是描述成像元件的制造方法的一组说明性示图；图1lA是说明像素的第二配置示例的第一修改示例的截面图，并且图1lB示出了电势的概念图；图12A至12D是说明像素的第二配置示例的第二至第五修改示例的截面图；图13A和13B是描述镶嵌结构在外围电路部中的应用的说明性示图；图14是说明成像元件的像素的第三配置示例的截面图；图15是描述成像元件的制造方法的一组说明性示图；图16是描述成像元件的制造方法的一组说明性示图；图17是要连接至门电极的接触部形成的区域的截面图；图18是描述与相关技术的结构进行比较的一组说明性示图；以及图19是说明被结合在电子设备中的成像装置的配置示例的框图。具体实施例方式下面将参考附图对应用本技术的具体实施例进行详细说明。图1是说明应用了本技术的成像元件的实施例的配置示例的框图。成像元件11为CMOS固态成像元件并包括具有多个规则排列的像素的像素阵列部12，每个像素均具有光电转换部。该元件11还包括外围电路部，即，垂直驱动部13、列处理部14、水平驱动部15、输出部16以及驱动控制部17。像素阵列部12具有多个以阵列形式排列的像素21。该部12经由数量与像素21的行数相匹配的多个水平信号线22连接至垂直驱动部13，并经由数量与像素21的列数相匹配的多个垂直信号线23连接至列处理部14。也就是说，像素阵列部12的多个像素21中的每一个像素被设置在其中一条水平信号线22和其中一条垂直信号线23的交点处。垂直驱动部13经由水平信号线22逐行地将用于驱动像素阵列部12的像素21的驱动信号(例如，转移信号、读取信号、选择信号或复位信号)依次提供给这些像素21。列处理部14对经由垂直信号线23从每个像素21输出的像素信号执行⑶S (相关双采样)，从而提取像素信号的电平并获取与每个像素21接收的光量成比例的像素数据。水平驱动部15以像素阵列部12的逐列像素21为基础依次提供驱动信号给列处理部14。驱动信号使列处理部14输出从像素21获取的像素数据。以与来自本文档来自技高网...

【技术保护点】
一种固态成像元件，包括：转移部，所述转移部被配置为将所有像素中由光电转换部同时生成的电荷转移至存储部并且具有金属门；以及光屏蔽部，所述光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在所述转移部周围挖掘层间绝缘膜而形成的。

【技术特征摘要】
2011.11.22 JP 2011-2546451.一种固态成像元件，包括: 转移部，所述转移部被配置为将所有像素中由光电转换部同时生成的电荷转移至存储部并且具有金属门；以及 光屏蔽部，所述光屏蔽部是通过在沟槽部分中填充金属而形成的，其中所述沟槽部分是通过在所述转移部周围挖掘层间绝缘膜而形成的。2.如权利要求1所述的固态成像元件，其中 所述光屏蔽部的尖端部分是以朝着所述转移部周围的半导体基板伸入内衬膜的厚度的方式形成的，其中所述内衬膜是在所述层间绝缘膜和所述半导体基板之间形成的。3.如权利要求1所述的固态成像元件，其中 所述转移部的金属门与所述光屏蔽部部分连接。4.如权利要求...

【专利技术属性】
技术研发人员：荒川伸一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：