用于图像传感器基于sigma-delta ADC的读出电路及工作时序制造技术

一种用于图像传感器基于sigma-delta?ADC的读出电路及工作时序，电路有串接的积分器阵列、比较器、加法器和第一寄存器，加法器的输出端通过N-bit锁存器阵列连接输入端，比较器的输出串接1-bit锁存器阵列、第二寄存器和1-bit数模转换器，1-bit数模转换器的输出连接积分器阵列的负输入端，积分器阵列的正输入端连接像素的输出信号，第一寄存器的输出端为该输出电路的输出端。工作时序：采样电容采集像素信号；比较器完成对差分电压与0电压的比较后的数字量与数字信号总线中的数字量通过加法器完成累加；比较器的输出存入第一组1-bit锁存器中，加法器的输出存入第一组N-bit锁存器中，直到第一组电容完成M-1次累加。本发明专利技术降低了对调制器速度的要求。

【技术实现步骤摘要】

本专利技术涉及一种图像传感器的读出电路。特别是涉及一种用于图像传感器基于sigma-delta ADC的读出电路及工作时序。
技术介绍
图像传感器可将镜头获得的光信号转换成易于存储、传输和处理的电学信号。图像传感器按照工作方式可以分为面阵型和线阵型。面阵型图像传感器的工作原理是以呈二维面阵排布的像素阵列对物体进行拍摄以获取二维图像信息，而线阵型图像传感器的工作原理是以呈一维线阵排布的像素阵列通过对物体扫描拍摄的方式来获取二维图像信息，其中线阵型图像传感器的工作方式可参考图1。线阵型图像传感器以其特殊的工作方式被广泛应用在航拍、空间成像、机器视觉和医疗成像等众多领域。但是由于在线阵型图像传感器的像素曝光期间物体始终在移动，因此像素的曝光时间严重受限于线阵型图像传感器相对被拍摄物体的移动速度，尤其在高速运动低照度应用环境下(例如空间成像)线阵型图像传感器的信噪比(Signal to Noise Ratio, SNR)会变得非常低。为解决SNR低的问题，有人提出了时间延时积分(Time Delay Integration,TDI)技术,其能够增加线阵图像传感器的SNR和灵敏度，它以其特殊的扫描方式，通过对同一目标进行多次曝光，实现很高的SNR和灵敏度，因此特別适用于高速运动低照度的环境下。TDI的基本原理是使用面阵排布的像素阵列以线阵扫描的方式工作，进而可实现不同行的像素对移动中的同一物体进行多次曝光，并将每次曝光结果进行累加，等 效延长了像素对物体的曝光积分时间，因此可以大幅提升SNR和灵敏度。TDI技术最早是通过电荷稱合器件(Charge Coupled Device, CO))图像传感器实现的，CCD图像传感器也是实现TDI技术的理想器件，它能够实现无噪声的信号累加。目前TDI技术多应用在CXD图像传感器中，普遍采用的CXD-TDI图像传感器的结构类似一个长方形的面阵CXD图像传感器，但是其以线扫的方式工作，如图2所示，CXD-TDI图像传感器的工作过程如下:n级CXD-TDI图像传感器一共有η行像素，某一列上的第一行像素在第一个曝光周期内收集到的电荷并不直接输出，而是与同列第二个像素在第二个曝光周期内收集到的电荷相加，以此类推CCD-TDI图像传感器最后一行(第η行)的像素收集到的电荷与前面η-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中，输出信号的幅度是η个像素积分电荷的累加，即相当于一个像素η倍曝光周期内所收集到的电荷，输出信号幅度扩大了 η倍而噪声的幅度只扩大了.^倍，因此信噪比可以提闻士倍。但是由于CCD图像传感器存在功耗大集成度低等缺点，目前其在各个领域的应用都在逐渐被CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)图像传感器所替代。如果通过CMOS图像传感器能够实现TDI功能(即CMOS-TDI图像传感器)，那么TDI相机的成本将大幅下降并得到更广泛的应用。在现有技术中，有人提出通过在CMOS图像传感器内部集成模拟信号累加器的方法来实现CMOS-TDI图像传感器，即像素输出的模拟信号先进入模拟信号累加器中完成对相同曝光信号的累加，然后将完成累加的模拟信号送入ADC进行量化输出。对于较高的TDI级数，这势必提升了模拟累加器的设计难度。在现有技术中，也有人提出在CMOS图像传感器内部集成数字域累加器的方法来实现对相同曝光信号的累加，即像素输出的信号先直接由列并行ADC进行量化，然后将量化后的数字量输入到数字域累加器中实现对信号的累加，但这种方法提升了对列并行ADC精度和速度的要求。TDI对相同曝光信号的累加过程与sigma-delta ADC的过采样过程是相似的，一阶sigma-delta ADC的结构如图3所示,如果sigma-delta调制器对一个固定的输入信号Vin连续采样M-1次，对M-1次输出的码流进行求和即可得到还原后的数字码，sigma-deltaADC输出的Dout的位数N为:N=1g2 (M-1) (I)因此可以将sigma-delta ADC对直流信号采样和量化的过程应用到TDI读出电路中，进而可以降低TDI读出电路的设计难度。
技术实现思路
本专利技术所要解决的技术问题是，提供一种能够降低对积分器的精度要求和模数转换的速度要求，进而降低了 CMOS-TDI图像传感器的设计难度的用于图像传感器基于sigma-delta ADC的读出电路及工作时序。本专利技术所采用的技术方案是:一种应用于CMOS-TDI图像传感器基于sigma-deltaADC的读出电路，包括有依次连接的积分器阵列、比较器、加法器和第一寄存器，其中，所述的加法器的输出端通过N-bit锁存器阵列连接输入端，所述的比较器的输出端还依次连接Ι-bit锁存器阵列、第二寄存器和Ι-bit数模转换器，所述的Ι-bit数模转换器的输出连接积分器阵列的负向输入端，所述的积分器阵列的正向输入端连接像素的输出信号，所述的第一寄存器的输出端为该输出电路的输出端。所述的积分器阵列包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线、连接在运算放大器F的正输出端的第二模拟信号总线、连接在运算放大器F的正输入端的第三模拟信号总线以及连接在运算放大器F的负输出端的第四模拟信号总线，并联连接在第一模拟信号总线和第二模拟信号总线之间的M组第一开关组件，并联连接在第三模拟信号总线和第四模拟信号总线之间的M组第二开关组件，所述的运算放大器F的负输入端还分别连接采样电容Csl和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Csl的另一端分别通过开关Sll连接像素输出的复位信号，以及通过开关S22连接Ι-bit数模转换器的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接Ι-bit数模转换器的负输出端，所述的运算放大器F的正输出端还连接比较器的正输入端，所述的运算放大器F的负输出端还连接接比较器的负输入端，所述的M为大于等于2的整数。 所述的M组第一开关组件和M组第二开关组件内部结构相同，其中，第一组开关组件包括有依次串联连接的开关S311、积分电容Cl和开关S321，所述的开关S311的另一端连接第一模拟信号总线，所述的开关S321的另一端连接第二模拟信号总线，所述的积分电容Cl上并联连接开关S41 ；以此类推，第M组开关组件包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线，所述的开关S32M的另一端连接第二模拟信号总线，所述的积分电容CM上并联连接开关S4M，所述的M为大于等于2的整数。所述的N-bit锁存器阵列包括有M个N-bit锁存器，所述M个N-bit锁存器的输入端分别对应通过联动开关S51 S5M连接到第二数字信号总线，输出端分别对应通过联动开关S61 S6M连接到第一数字信号总线，所述的第一数字信号总线连接加法器的输入端，所述的加法器的输出端通过第二数字信号总线连接第一寄存器。所述的Ι-bit锁存器阵列包括有本文档来自技高网...

【技术保护点】
一种用于图像传感器基于sigma?delta?ADC的读出电路，其特征在于，包括有依次连接的积分器阵列（1）、比较器（2）、加法器（3）和第一寄存器（4），其中，所述的加法器（3）的输出端通过N?bit锁存器阵列（5）连接输入端，所述的比较器（2）的输出端还依次连接1?bit锁存器阵列（6）、第二寄存器（7）和1?bit数模转换器（8），所述的1?bit数模转换器（8）的输出连接积分器阵列（1）的负向输入端，所述的积分器阵列（1）的正向输入端连接像素的输出信号，所述的第一寄存器（4）的输出端为该输出电路的输出端。

【技术特征摘要】
1.一种用于图像传感器基于Sigma-delta ADC的读出电路,其特征在于,包括有依次连接的积分器阵列(I)、比较器(2)、加法器(3)和第一寄存器(4)，其中，所述的加法器(3)的输出端通过N-bit锁存器阵列(5)连接输入端，所述的比较器(2)的输出端还依次连接Ι-bit锁存器阵列(6)、第二寄存器(7)和Ι-bit数模转换器(8)，所述的Ι-bit数模转换器(8)的输出连接积分器阵列(I)的负向输入端，所述的积分器阵列(I)的正向输入端连接像素的输出信号，所述的第一寄存器(4)的输出端为该输出电路的输出端。2.根据权利要求1所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的积分器阵列(I)包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线(9)、连接在运算放大器F的正输出端的第二模拟信号总线(10)、连接在运算放大器F的正输入端的第三模拟信号总线(11)以及连接在运算放大器F的负输出端的第四模拟信号总线(12)，并联连接在第一模拟信号总线(9)和第二模拟信号总线(10)之间的M组第一开关组件(17)，并联连接在第三模拟信号总线(11)和第四模拟信号总线(12)之间的M组第二开关组件(18)，所述的运算放大器F的负输入端还分别连接采样电容Csl和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Csl的另一端分别通过开关Sll连接像素输出的复位信号，以及通过开关S22连接Ι-bit数模转换器(8)的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接Ι-bit数模转换器(8)的负输出端，所述的运算放大器F的正输出端还连接比较器(2)的正输入端，所述的运算放大器F的负输出端还连接接比较器(2)的负输入端，所述的M为大于等于2的整数。3.根据权利要求2所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的M组第一开关组件(17)和M组第二开关组件(18)内部结构相同，其中，第一组开关组件(17)包括有依次串联连接的开关S311、积分电容Cl和开关S321，所述的开关S311的另一端连接第一模拟信号总线(9)，所述的开关S321的另一端连接第二模拟信号总线(10)，所述的积分电容Cl上并联`连接开关S41 ；以此类推，第M组开关组件(17)包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线(9)，所述的开关S32M的另一端连接第二模拟信号总线(10)，所述的积分电容CM上并联连接开关S4M，所述的M为大于等于2的整数。4.根据权利...

【专利技术属性】
技术研发人员：姚素英，聂凯明，徐江涛，高静，史再峰，高志远，
申请(专利权)人：天津大学，
类型：发明
国别省市：