本发明专利技术公开一种面板内栅极型有机发光二极管显示装置的阵列基板。多个电路块形成在栅极电路单元上并被分离成多个像素行，在像素行中设置有各栅极线，并且多条时钟线形成在每个信号输入单元中。每个所述信号输入单元包括至少一个组。每个组包括多条时钟线。每个电路块包括沿着栅极线的长度方向在每个像素行中依次设置成一行的一个或两个局部电路块。每个局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。
【技术实现步骤摘要】
本专利技术涉及一种有机发光二极管(OLED)显示装置，更具体地，涉及一种面板内栅极(GIP)型OLED显示装置的阵列基板，其可以使信号输入单元的寄生电容最小化。
技术介绍
作为平板显示器(FPD)的有机发光二极管(OLED)显示装置具有高亮度和低工作电压。此外，OLED显示装置是自发光显示器，其具有高对比度、可以实现超薄显示器、具有大约几微妙(μ s)的响应时间以便于形成运动图像、具有不受限制的视角、即使在低温下也可被稳定地驱动、并且可以在大约5V至大约15V的低直流(DC)电压下被驱动。因此，OLED显示装置可便于制造和设计驱动器电路。相应地，最近已经采用具有上述优点的OLED显示装置用于各种信息和技术(IT)设备，例如电视(TV)、监视器和移动电话等。下文将进一步详细地描述OLED显示装置的基本结构。图1是现有技术的OLED显示装置的示意剖视图。典型的OLED显示装置I可大致包括:阵列基板10，包括阵列装置和OLEDE ；以及相对基板70，设置为与阵列基板10相对并起着封装作用。阵列装置可包括连接到栅极和数据线(未示出)的开关薄膜晶体管(TFT)(未示出)以及连接到OLED E的驱动TFT (DTr)0OLED E可包括连接到驱动TFT DTr的第一电极47、有机发光层(EML) 55和第二电极58。为了实现具有上述构造的OLED显示装置I，需要具有用于驱动OLED E的驱动器电路的驱动器单元。一般地，在印刷电路板(PCB)(未示出)上实施驱动器单元。在这种情况下，PCB划分为与形成在阵列基板10上的多条栅极线(未示出)连接的栅极PCB (未示出)以及与多条数据线(未示出)连接的数据PCB。同时，通过使用载带封装(TCP)或者通过在其间插入柔性印刷电路(FPC)，可将栅极PCB和数据PCB分别安装在栅极焊盘部和数据焊盘部上。栅极焊盘部可形成在OLED显示装置的阵列基板10的一个侧表面上，并连接到栅极线。此外，数据焊盘部通常形成在与上面形成有栅极焊盘的那个侧表面正交的顶侧表面上，并连接到数据线。但是，当如现有技术中那样将PCB划分为栅极PCB和数据PCB并安装在栅极焊盘部和数据焊盘部上时，PCB的体积和重量会增加。因此，为了解决上述问题，已经提出了一种面板内栅极(GIP)型OLED显示装置，其中栅极和数据PCB集成为单个PCB并且仅安装在阵列基板的一个侧表面上。图2是现有技术的GIP型OLED显示装置的阵列基板的平面图；图3是图2的区域A的放大视图。参照图2和图3，GIP型OLED显示装置的阵列基板40可大致包括:用于显示图像的显示区域AA ;设置在显示区域AA上方的焊盘部PA ;设置在位于显示区域AA —侧上的非显示区域NA中的第一和第二栅极电路单元Cl和C2 ;以及连接到栅极电路单元Cl和C2的第一和第二信号输入单兀SI和S2。更具体地，可在显示区域AA上设置栅极线73、数据线76、TFT Tr以及第一电极。栅极线73和数据线76可彼此交叉并限定像素区域P。TFT Tr可连接到每条栅极线73和数据线76，并用作开关装置。第一电极连接到TFT Tr0此外，可在位于显示区域AA上方的焊盘部PA上形成数据焊盘DP和多个栅极焊盘GP。数据焊盘DP可连接到形成在显示区域AA上的数据线76，并连接到外部PCB(未示出)。栅极焊盘GP可连接到形成在第一和第二信号输入单元SI和S2中的多条时钟信号线CLKl至CLK13以及多条栅极信号线VeH、Vgl和VST。此外，可在第一和第二栅极电路单元Cl和C2上设置多个电路块CBl和CB2。电路块CBl和CB2可彼此连接，并被分离成包括与相同栅极线73连接的多个像素区域P的各像素行PL。多个电路块CBl和CB2的每一个可包括多个开关装置、多个驱动器装置和多个电容器的组合。属于每个像素行PL的每个电路块CB1、CB2可以再次内部划分为一个或两个局部电路块PBl和PB2。在这种情况下，设置在相同像素行PL中的多个电路块CBl和CB2可通过栅极线73以及设置在像素行PL中的辅助线(未示出)彼此连接。将进一步详细地描述栅极电路单元Cl和C2以及信号输入单元SI和S2。在现有技术的GIP型OLED显示装置的阵列基板40中，第一信号输入单元SI和第一栅极电路单元Cl可以与位于显示区域AA —侧上的非显示区域NA上的第二信号输入单元S2和第二栅极电路单元C2依次交替。此外，可在属于每个像素行PL的第一栅极电路单元Cl中沿着相应像素行PL的宽度方向设置第一局部电路块PBl和第二局部电路块PB2。在这种情况下，第一局部电路块PBl变为需要8个不同时钟信号的8相型，而第二局部电路块PB2变为需要5个不同时钟信号的5相型。此外,第一信号输入单兀SI可包括用于向第一局部电路块PBl输入信号的第一到第八时钟线CLKl至CLK8、用于向第二局部电路块PB2输入信号的第九到第十三时钟线CLK9至CLK13、栅极高信号线Vra、栅极低信号线Va以及用于施加存储电压的存储信号线Vst。尽管未呈现放大视图，第二栅极电路单元C2和第二信号输入单元S2可分别具有与第一栅极电路单兀Cl和第一信号输入单兀SI相同的构造。但是，在上述现有技术的GIP型OLED显示装置的阵列基板40中，属于每个像素行PL的每个第一、第二电路块CB1、CB2沿着相应像素行PL的宽度方向内部划分为第一和第二局部电路块PBl和PB2。因此，由于在时钟线CLKl至CLK13与用于连接设置在第一和第二信号输入单元SI和S2中的时钟线CLKl至CLK13的多条第一连接线CL之间的大量交叉、重叠的部分，第一和第二信号输入单元SI和S2会具有非常大的寄生电容。在一个具体的例子中，8相型第一局部电路块PBl可连接到第一到第八时钟线CLKl至CLK8，而5相型第二局部电路块PB2可连接到第九到第十三时钟线CLK9至CLK13。在这种情况下，参照附图，与包含在第一局部电路块PBl内的多个元件(未示出)连接的所有的多条第一连接线CL基本上与连接到第二局部电路块PB2的第九到第十三时钟线CLK9至CLK13交叉，从而会产生相对较大的寄生电容。因此，由于在多条时钟线CLKl至CLK13与多条第一连接线CL之间产生的寄生电容，使得寄生电容从第一像素行PLl朝着第η像素行PLn积聚，从而在经过每条时钟线CLKl至CLK13的时钟信号之间会产生差异。结果，距上面安装有外部PCB (未示出)的焊盘部PA相对较近的第一和第二栅极电路单元Cl和C2可能会被正常地驱动，以通过连接到第一和第二栅极电路单元Cl和C2的像素行PL向显示区域AA输出正常图像。但是，距焊盘部PA相对较远的第一和第二栅极电路单元Cl和C2由于积聚的寄生电容而不能正常地输出信号，从而连接到第一和第二栅极电路单元Cl和C2的像素行PL不能向显示区域AA输出正常图像，从而降低了显示质量。
技术实现思路
因此，本专利技术旨在提出一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的面板内栅极(GIP)型有机发光二极管(OLED)显示装置的阵列基板。本专利技术的一个目的是提供一种GIP型OLED显示装置的阵列基板，其可以使设置在第一和第二信号输入单元中的多条时钟线与连接到包含在第一和第二电路块中的多个本文档来自技高网...
【技术保护点】
一种面板内栅极型有机发光二极管显示装置的阵列基板，包括：基板，在所述基板上限定用于显示图像的显示区域、设置在所述显示区域的外部的第一非显示区域以及具有焊盘的第二非显示区域，所述第一非显示区域具有彼此交替的多个信号输入单元和多个栅极电路单元；栅极线和数据线，所述栅极线和数据线设置在所述显示区域上并彼此交叉以限定像素区域；多个电路块，所述多个电路块形成在所述栅极电路单元上并被分离成多个像素行，在所述像素行中设置有各栅极线；以及多条时钟线，所述多条时钟线形成在每个所述信号输入单元中，其中每个所述信号输入单元包括至少一个组，每个组包括多条时钟线，每个所述电路块包括沿着所述栅极线的长度方向在每个所述像素行中依次设置成一行的一个或两个局部电路块，每个所述局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：崔基敏，韩仁孝，韩成晩，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。