用于芯片级封装的凸块制造技术

芯片级半导体器件包括半导体管芯、第一凸块和第二凸块。具有第一直径和第一高度的第一凸块形成在半导体管芯的外部区域上。具有第二直径和第二高度的第二凸块形成在半导体管芯的内部区域上。第二直径大于第一直径，而第二高度与第一高度相同。通过改变凸块的形状，可以重新分配整个凸块的应力和应变。因此，提高了芯片级半导体器件的热循环可靠性。本发明专利技术还提供了一种用于芯片级封装的凸块。

【技术实现步骤摘要】

本专利技术一般地涉及半导体领域，更具体地来说，涉及用于芯片级封装的凸块。
技术介绍
随着各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体产业经历了快速增长。在大多数情况下，这种集成度的提高来自于最小特征尺寸的持续缩小，从而允许更多的元件集成到给定的区域。随着近期对更小的电子器件的需求的增长，加剧了对更小和更有创造性的半导体管芯封装技术的需求。随着半导体技术的发展，作为一种有效的替代，出现了基于芯片级或芯片尺寸封装的半导体器件，以进一步缩小半导体管芯的物理尺寸。在基于芯片级封装的半导体器件中，封装产生在由多种凸块提供接触件的芯片上。采用基于芯片级封装的半导体器件可以实现更高的密度。更进一步地，基于芯片级封装的半导体器件可以实现更小的形状系数，更有效益的成本支出，更高的性能和更低的功耗。基于芯片级封装的半导体器件可以包括在半导体管芯的多个凸块下金属(UBM)开口上形成的多个焊球。焊球可以由锡、铅形成。在回流工艺之前，半导体器件在对准之后被拾取并放置在印刷电路板(PCB)上。因此，基于芯片级封装的半导体器件上的多个焊球与PCB板上的相应的焊盘对准。通过采用热空气流动和适当的压力，使焊球加热，然后融化从而将半导体器件与PCB板连接。芯片级封装技术具有一定的优势。芯片级封装的有益特征之一是芯片级封装技术可以降低制造成本。另一个基于芯片级封装的多芯片半导体器件的有益特征是通过将凸块夹置在半导体器件和PCB板之间来减少附加损耗。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一个器件包括:半导体管芯；具有第一直径的第一凸块，所述第一凸块在所述半导体管芯上的第一区域上；以及具有第二直径的第二凸块，所述第二凸块在所述半导体管芯上的第二区域上，其中所述第二直径不同于所述第一直径。在该器件中，所述第一直径大于所述第二直径。在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的外部区域。在该器件中，所述外部区域的宽度大约等于或小于所述内部区域的宽度的三分之一。在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的角部。在该器件中，所述第一凸块形成在所述第一凸块下金属结构上；以及所述第二凸块形成在所述第二凸块下金属结构上，其中所述第一凸块下金属结构不同于所述第二凸块下金属结构。在该器件中，所述第二凸块下金属结构的直径大于第一凸块下金属结构的直径。根据本专利技术的另一方面，提供了一个器件包括:半导体管芯；具有第一直径和第一高度的第一凸块，所述第一凸块在邻近所述半导体管芯的边缘处形成；以及具有第二直径和第二高度的第二凸块，所述第二凸块在不邻近所述半导体管芯的边缘处形成，其中所述第二凸块不同于所述第一凸块。在该器件中，所述第一直径大于所述第二直径。在该器件中，所述第一高度高于所述第二高度。在该器件中，所述第一凸块形成在所述半导体管芯的外部区域上；以及所述第二凸块形成在所述半导体管芯的内部区域上。在该器件中，所述外部区域的宽度大约等于或小于所述内部区域的宽度的三分之O在该器件中，所述第一凸块形成在所述半导体管芯的第一角部上；以及所述第二凸块形成在所述半导体管芯的内部区域上。在该器件中，所述半导体管芯包括:衬底；层间介电层，所述层间介电层形成在所述衬底上；多个金属化层，所述多个金属化层形成在所述层间介电层的上方；钝化层，所述钝化层形成在所述多个金属化层的上方；聚合物层，所述聚合物层形成在所述钝化层上，其中，在所述聚合物层中形成再分布层。根据本专利技术的又一方面，提供了一种结构包括:半导体管芯；具有第一直径的第一凸块下金属结构，所述第一凸块下金属结构形成在所述半导体管芯的外部区域上；以及具有第二直径的第二凸块下金属结构，所述第二凸块下金属结构形成在所述半导体管芯的内部区域上，其中所述第一凸块下金属结构不同于所述第二凸块下金属结构。在该结构中，所述第二直径大于所述第一直径。在该结构中，所述外部区域所具有的宽度大约等于或小于所述内部区域的宽度的三分之一。该结构进一步包括:第一凸块，所述第一凸块形成在所述第一凸块下金属结构上；以及第二凸块，所述第二凸块形成在所述第二凸块下金属结构上。在该结构中，所述第一凸块比所述第二凸块薄；以及所述第一凸块具有沙漏的形状。在该结构中，所述半导体管芯包括:衬底；层间介电层，所述层间介电层形成在所述衬底上；多个金属化层，所述多个金属化层形成在所述层间介电层的上方；钝化层，所述钝化层形成在所述多个金属化层的上方；以及聚合物层，所述聚合物层形成在所述钝化层上，其中在所述聚合物层中形成再分布层。附图说明为了更全面地理解本专利技术的实施例及其优点，现将结合附图所进行的以下描述作为参考，其中:图1示出了根据实施例具有芯片级封装部件的凸块结构的顶视图和截面图；图2示出了根据另一个实施例具有芯片级封装部件的凸块结构的顶视图和截面图3示出了根据又一个实施例具有芯片级封装部件的凸块结构的顶视图和截面图。除非另有说明，不同附图中的相应标号和符号通常指相应部件。将附图绘制成清楚地示出实施例的相关方面而不必须成比例绘制。具体实施例方式下面，详细讨论本专利技术优选实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。本专利技术将根据在特定的背景下的实施例对用于芯片级封装的凸块设计技术进行描述。然而，本专利技术也可以应用于多种半导体产业的封装。首先参考图1。图1示出了根据实施例具有芯片级封装部件的凸块结构的顶视图和截面图。如图1所示，凸块结构形成在半导体管芯100上。半导体管芯100包括衬底192。衬底192可以是硅衬底。可选地，衬底192可以是绝缘体上硅衬底。衬底192可以进一步包括多种电路(未示出)。电路形成在衬底上192上，并且可以是适用于特定应用的任何类型的电路。根据实施例，电路可以包括各种η型金属氧化物半导体(NMOS)和/或ρ型金属氧化物半导体(PMOS)器件，如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。电路可以互连以执行一个或多个功能。这些功能可以包括存储结构、处理结构、传感器、放大器、配电系统、输入/输出电路等。本领域普通技术人员可以理解，上述描述性实施例仅用作进一步解释本专利技术的应用，并不以任何方式限制本专利技术。层间介电层182形成在衬底192上。例如，层间介电层182可以由低-K介电材料(如，氧化硅)形成。层间介电层182可以通过本领域已知的任何合适的方法(如，旋涂、化学汽相沉积(CVD)和等离子体增强型化学汽相沉积(PECVD))形成。还应当指出的是，本领域的技术人员应该理解，层间介电层182可以进一步包括多个介电层。底部金属化层172和顶部金属化层152形成在层间介电层182上。如图1所不，底部金属化层172包括第一金属线174。同样地,顶部金属化层152包括第二金属线162。金属线174和162由金属材料(如，铜或铜合金等)形成。应当指出的是，图1示出了底部金属化层172和顶部金属化层152，但本领域技术人员应该理解，一个或多个金属间介电层(未示出)和相关联的金属化层(未示出)形成在底部金属本文档来自技高网...

【技术保护点】
一个器件包括：半导体管芯；具有第一直径的第一凸块，所述第一凸块在所述半导体管芯上的第一区域上；以及具有第二直径的第二凸块，所述第二凸块在所述半导体管芯上的第二区域上，其中所述第二直径不同于所述第一直径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林俊宏，陈玉芬，林宗澍，普翰屏，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：台湾;71