半导体器件及其形成方法技术

一种半导体器件及其形成方法。所述形成方法包括步骤：提供半导体衬底；在所述半导体衬底上依次形成粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；依次刻蚀所述介质层、刻蚀阻挡层和粘合层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层。所述半导体器件包括：半导体衬底；位于所述半导体衬底上的粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；位于半导体衬底上且贯穿介质层、刻蚀阻挡层和粘合层的金属布线层或导电插塞。本发明专利技术中刻蚀阻挡层可以减小半导体器件的RC互连延迟；且在刻蚀阻挡层和半导体衬底之间设置的粘合层可以提高刻蚀阻挡层和半导体衬底之间的结合力。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及的是一种。
技术介绍
随着IC技术的发展，器件尺寸越来越小，互连RC延迟对器件开启速度影响越来越大，远远超过栅延迟带来的影响，所以减少RC互连延迟成为人们关注的焦点。一方面人们引进用电阻率小的Cu代替电阻率大的Al，以减小互连电阻，并应用于0.25 μ m及以下的工艺；另一方面人们引进低介电常数材料来减少金属互连线之间的电容。进一步地，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。为了解决Cu扩散沾污问题，在淀积Cu之前先淀积一薄层Cu阻挡层-Ti/TiN或Ta/TaN ;为了解决Cu的刻蚀难的问题，Cu大马士革结构应运而生，现在IC业界普遍采用此结构做Cu工艺。但是随着这些新材料的引入带来很多问题，比如，大马士革结构中的蚀刻阻挡层的选择和制备，其使得器件可靠性问题也成为挑战。蚀刻阻挡层的作用一方面在于上述低介电常数或超低介电常数材料层内定义凹槽及介质层通孔结构时的蚀刻停止效果(因两者构成材质不同，具本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体衬底；位于所述半导体衬底上的粘合层、刻蚀阻挡层和介质层，所述刻蚀阻挡层的介电常数位于2.2～2.5；位于所述半导体衬底上且贯穿所述介质层、刻蚀阻挡层和粘合层的金属布线层或导电插塞。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31