包括共源极感测FET的电路布置制造技术

本发明专利技术涉及包括共源极感测FET的电路布置。公开了一种电流感测电路布置。该电路布置包括负载晶体管，其用于控制去往耦接到负载晶体管的漏极电极的负载的负载电流。感测晶体管耦接到负载晶体管。感测晶体管具有提供表示负载电流的测量电流的漏极电极。负载晶体管和感测晶体管是具有共源极电极的场效应晶体管。测量电路被配置为从感测晶体管接收测量电流并且根据其生成输出信号，该输出信号表示负载电流。

【技术实现步骤摘要】
包括共源极感测FET的电路布置
本专利技术涉及使用所谓的感测晶体管的晶体管负载电流的电流感测的领域。
技术介绍
使用所谓的电流感测晶体管（或“感测FET”）的电流感测电路已被普遍使用多年。这些电流感测技术在测量由多个晶体管单元组成的功率场效应晶体管（功率FET）的负载电流时是特别有用的，如例如美国专利申请公布号2001/0020732A1中说明的那样。这些功率场效应晶体管具有针对组成功率晶体管部件的所有晶体管单元的共漏极区域。共漏极区域由布置在晶片背面上的一个漏极电极连接，而源极区域和相应源极电极在晶片正面上接触并且并联连接。一个晶体管单元（被称为“感测单元”）的源极电极可以分离地连接以抽取（tap）表示流过负载晶体管的多个晶体管单元的负载电流的电流信号。当然，少数晶体管单元可以并联连接以形成感测晶体管。在包括负载晶体管/感测晶体管对的电路布置中，感测电流的源极电流与负载晶体管的源极电流成正比，由此比例因子得自负载晶体管的电流传导面积与感测晶体管的电流传导面积的比，其（至少大致上）等同于负载晶体管中的晶体管单元的数目与分别地感测晶体管的比。仅当两个晶体管（负载晶体管和感测晶体管）在相本文档来自技高网...

【技术保护点】
一种电路布置，包括负载晶体管，配置为控制去往耦接到所述负载晶体管的漏极电极的负载的负载电流；感测晶体管，耦接到所述负载晶体管，所述感测晶体管具有提供表示所述负载电流的测量电流的漏极电极，所述负载晶体管和所述感测晶体管包括具有共源极电极的场效应晶体管；以及测量电路，配置为从所述感测晶体管接收所述测量电流并且根据其生成输出信号，所述输出信号表示所述负载电流。

【技术特征摘要】
2010.12.30 US 12/982,6411.一种电路，包括：第一负载晶体管，配置为控制去往耦合到所述第一负载晶体管的漏极电极的第一负载的负载电流；第二负载晶体管，配置为控制去往耦合到所述第二负载晶体管的漏极电极的第二负载的负载电流；感测晶体管，配置为根据开关信号耦合到所述第一负载晶体管或所述第二负载晶体管，所述感测晶体管具有提供表示与其耦合的负载晶体管的负载电流的测量电流的漏极电极，其中所述第一负载晶体管和所述第二负载晶体管以及所述感测晶体管包括具有共源极电极的场效应晶体管；以及测量电路，配置为从所述感测晶体管接收所述测量电流并且根据其生成输出信号，所述输出信号表示耦合到所述感测晶体管的负载晶体管的负载电流。2.根据权利要求1所述的电路，进一步包括：第一开关，配置为根据所述开关信号使所述感测晶体管的栅极接触电极与所述第一负载晶体管的栅极接触电极耦合或者与所述第二负载晶体管的栅极接触电极耦合。3.根据权利要求1所述的电路，其中所述第一负载晶体管和所述第二负载晶体管以及所述感测晶体管包括p沟道MOS晶体管，它们的共源极电极耦合到高侧供电电位。4.根据权利要求1所述的电路，其中所述第一负载晶体管和所述第二负载晶体管以及所述感测晶体管包括n沟道MOS晶体管，它们的共源极电极耦合到低侧供电电位。5.根据权利要求1所述的电路，其中所述测量电路包括控制电路，所述控制电路被配置为将所述感测晶体...

【专利技术属性】
技术研发人员：A迈泽，S蒂勒，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：