具有防止误翻转功能的欠压锁存电路制造技术

本发明专利技术公开了一种具有防止误翻转功能的欠压锁存电路，主要解决现有技术难以消除错误输出，可靠性不高，功耗高的缺点。本发明专利技术包括防止误翻转输出的低压保护电路、用于检测电源电压变化的电源采样电路、用于设置欠压锁存阈值的带隙比较器和对输出信号进行放大处理的共源极放大电路四部分。低压保护电路控制带隙比较器工作，带隙比较器对电源采样电路的采样电压处理，经共源极放大电路放大输出欠压锁存信号。本发明专利技术不仅可以防止输出发生误翻转，还可以降低功耗，电路结构简单，节省芯片面积，可应用于各种电源管理芯片中。

【技术实现步骤摘要】

本专利技术属于电子
，更进一步涉及模拟集成电路中具有防止误翻转功能的欠压锁存电路，可以用于各种电源管理芯片如PFC控制器，恒压恒流控制器中的启动保护。
技术介绍
电源系统的安全性至关重要，在电源管理芯片如DC-DC、功率因数校正控制器、电子镇流器中，当电源电压低于芯片的正常工作范围时，芯片内部某些电路会无法正常工作， 并产生内部逻辑错误，从而使外部开关管处于不确定状态，有可能对外部电路和芯片造成损坏，因此，芯片内部必须加入欠压锁存电路。欠压锁存可以提高芯片可靠性、安全性，通过对芯片输入电压进行检测，在输入电源电压过小时，能将芯片输出关断，使芯片保持在安全状态，同时不会对外部器件造成损坏。目前欠压锁存技术集成了输入电压采样电路、电压基准源、迟滞比较器，以及外部电流偏置，使得电路较为复杂，版图面积和功耗也随之增加，难以满足电源管理芯片越来越需要低功耗和高稳定性的要求。日银IMP微电子有限公司拥有的专利技术“一种欠压锁存电路”(授权公告号CN 201682412 U授权公告日2010. 12.22)提出一种以施密特触发器、齐纳二极管和电流偏置为核心的欠压锁存电路，其基本思想是利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压变化引起施密特触发器翻转，从而实现欠压锁存功能。该专利技术存在的不足是该欠压锁存电路采用MOSFET的导通阈值作为参考电压检测电源电压，导致欠压锁存阈值不精确，温度漂移较大，且稳定性不足，输出信号容易受电源影响而发生误翻转。苏外丨大学申请的专利“带有带隙基准结构的欠压锁存电路”(申请号 201010508409.6，申请公布号CN 101958640A)提出一种以分压器、带隙基准电路、比较器和逻辑电路为核心的欠压锁存电路，其基本思想是将分压器采样的电源电压输入带隙基准比较器比较电压输入端，带隙基准比较器输出经逻辑电路整形后构成欠压锁存电路的控制输出端；逻辑电路与分压器间设有反馈控制回路。该专利申请公开的欠压锁存电路存在的不足是其输出欠压锁存信号摆幅较小，不利于驱动更多的负载，在电源电压较低时带隙基准比较器工作不稳定容易导致输出发生误翻转。
技术实现思路
本专利技术针对现有的欠压锁存技术的不足，提出一种具有防止误翻转功能的欠压锁存电路。本专利技术采用防误翻转电路提高输出稳定性，采用带隙比较器结构简化电路结构，从而减小电路功耗和面积，提高系统的安全性和可靠性，满足模拟集成电路低功耗高可靠性发展趋势的要求。为实现上述目的，本专利技术包括防止误翻转输出的低压保护电路、用于检测电源电压变化的电源采样电路、用于设置欠压锁存阈值的带隙比较器和对输出信号进行放大处理的共源极放大电路四部分。低压保护电路输出端连接所述带隙比较器控制端，所述电源采样电路和共源极放大电路输入端分别与所述带隙比较器输出端相连。本专利技术与现有技术相比具有以下优点(1)本专利技术由于采用带隙比较器结构，克服了现有技术中需要外部电压基准和迟滞比较器结构的不足，使电路结构更加简单，减小了电路功耗和电路面积。(2)本专利技术由于采用低压保护电路结构，避免了现有技术中带隙比较器在低压情况下工作不正常导致错误输出，提高了欠压锁存电路输出的可靠性，防止了输出发生误翻转。(3)本专利技术由于采用共源极放大电路，克服了现有技术中传统运算放大电路结构复杂的不足，减小了电路功耗和面积，提高了输出摆幅。(4)本专利技术由于采用具有高阶温度补偿的带隙比较器结构，克服了现有技术中基准电压温度特性差的不足，提高了欠压锁存阈值的精度和温度特性。附图说明图1为本专利技术的电路方框图；图2为本专利技术低压保护电路电原理图；图3为本专利技术电源采样电路电原理图；图4为本专利技术带隙比较器电原理图；图5为本专利技术共源极放大电路电原理图；图6为本专利技术防止误翻转发生的仿真效果图；图7为本专利技术产生的基准电压温度特性的仿真效果图；图8为本专利技术所需功耗的仿真效果图。具体实施例方式以下参照附图对本专利技术作进一步详细描述。参照图1，本专利技术包括低压保护电路、电源采样电路、带隙比较器和共源极放大电路四部分，其中，低压保护电路的输入端接电压Vddi，输出端与带隙比较器控制端相连，带隙比较器的输入端与电源采样电路的输出端相连，带隙比较器的输出端分别与电源采样电路的反馈端和共源极放大电路的输入端相连接，电源采样电路的输入端与电源电压Vdd相连接。低压保护电路检测电压Vddi，输出控制信号至带隙比较器控制端；电源采样电路采样电源电压VDD，输出采样电压到带隙比较器输入端；带隙比较器输入端接收采样电压信号，同时检测控制端信号，低电压状态下，带隙比较器关断，带隙比较器无输出，正常工作情况下，带隙比较器开启，输出低增益的欠压锁存信号到共源极放大电路输入端，并将该信号转化为反馈信号反馈回电源采样电路；共源极放大电路输入端接收带隙比较器输出的低增益欠压锁存信号，经放大整形处理后输出高增益大摆幅的欠压锁存信号。参照图2，本专利技术低压保护电路的结构及原理描述如下所述的低压保护电路包括六个PMOS管，两个匪OS管，两个非门。PMOS管1、PMOS 管2和PMOS管3分别以二极管连接方式串联形成分压结构，对带隙比较器工作电压Vddi进行检测，PMOS管2和PMOS管3连接处接NMOS管7的栅极；NMOS管7和PMOS管4的漏极相连，源极分别接地与电源，PMOS管4的栅极接地，非门9和非门10串联，非门9的输入端接 PMOS管4和匪OS管7的漏极以及匪OS管8的栅极；PMOS管5、PMOS管6和匪OS管8以正反馈形式连接，非门10输出端接至带隙比较器输入端。PMOS管1、PMOS管2和PMOS管 3采样Vddi得到采样电压VDD1/3，接NMOS管7的栅极；当Vddi较小时，NMOS管7关断，低压保护电路输出为高电平，关断带隙比较器；当Vddi足够大时，NMOS管7开启并将输出拉至低电平，使带隙比较器开启，并使欠压锁存信号正常输出。参照图3，本专利技术电源采样电路的结构及原理描述如下所述电源采样电路包括一个齐纳二极管，三个电阻，一个NMOS管。电阻12、电阻 13、电阻14与齐纳二极管11阳极串联，齐纳二极管11阴极接电源电压，电阻14接地，电阻 13与电阻14的连接端输出接至带隙比较器输入端，NMOS管15与电阻13并联，栅极接带隙比较器输出端。Vdd上升阶段，电阻12、电阻13、电阻14以分压形式采样电源VDD，得到采样电压输出到带隙比较器输入端。参照图4，本专利技术带隙比较器的结构及原理描述如下所述带隙比较器包括一个NMOS管，两个PMOS管，八个电阻，四个NPN管。NMOS管 26的漏极与电阻25和电阻M串联，源极接地，栅极接非门10的输出；PMOS管16和PMOS 管17构成电流镜负载，电阻18和电阻19分别和PMOS管16、PM0S管17漏极相连构成限流限压负载，并分别与NPN管20和NPN管21集电极相连，共同保证了 NPN管20和NPN管21 集电极电压相等，电阻22作为NPN管20和NPN管21的基极限流负载，其两端分别与NPN 管20和NPN管21的基极相连，NPN管20和NPN管21的发射极与电阻23相连构成带隙结构，产生基准电压；电阻28、本文档来自技高网...

【技术保护点】
１．一种具有防止误翻转功能的欠压锁存电路，包括防止误翻转输出的低压保护电路、用于检测电源电压变化的电源采样电路、用于设置欠压锁存阈值的带隙比较器和对输出信号进行放大处理的共源极放大电路四部分；低压保护电路输出端连接所述带隙比较器控制端，所述电源采样电路和共源极放大电路输入端分别与所述带隙比较器输出端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：来新泉，袁冰，韦玮，赵永瑞，李亚军，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87