具有屏蔽结构的3D芯片封装制造技术

本发明专利技术公开了一种具有屏蔽结构的3D芯片封装，该3D芯片封装包括载体基底，所述载体基底具有形成在其中的第一腔和第二腔。第一结构在所述第一腔中至少部分地附着到所述载体基底，并且第二结构在所述第二腔中至少部分地附着到所述载体基底，其中第一和第二结构包括电子电路。屏蔽层可设置在所述载体基底与第一结构和/或第二结构之间，以使所述第一结构和/或所述第二结构以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。在一些实施例中，所述屏蔽层可为用于将第一结构和第二结构介电耦合的介电屏蔽层。所述第一结构和所述第二结构可为同构或异构的。

【技术实现步骤摘要】
具有屏蔽结构的3D芯片封装
技术介绍
可利用集成到单个IC芯片中的两层或更多层电子元件构造三维集成电路(3D1C)。这些元件可利用芯片上信号传输(on-chip signaling)竖直地和/或水平地通信。单片3D IC可包括在单个半导体晶圆上的多个层中建立的相关布线和电子元件，所述单个半导体晶圆随后被切割成多个3D 1C。晶圆上晶圆3D IC可包括在两个或更多个半导体晶圆上建立的电子元件，所述两个或更多个半导体晶圆可随后被对齐、键合和切割成多个3D 1C。可在键合之前在晶圆中建立竖直连接和/或在键合之后在叠堆中创建竖直连接。例如，穿透性硅通孔(TSV)可穿透有源层之间和/或有源层与外部焊垫之间的硅基底。晶圆上晶粒(die)3D IC可包括在两个半导体晶圆上建立的电子元件。可将一个晶圆切割，并且独立的切块可对齐和键合到第二晶圆的晶粒部位上。可在键合之前或之后执行TSV创建。晶粒上晶粒3D IC可包括在多个切块上建立的电子元件，可随后将所述多个切块对齐和键合。可在键合之前或之后完成TSV创建。
技术实现思路
公开了一种3D芯片封装，其包括载体基底，所述载体基底具有形成在其中的第一腔和第二腔。第一结构(例如，晶粒、在半导体晶圆上建造的1C、离散电子元件等等)在第一腔中至少部分地附着到载体基底，并且第二结构(例如，晶粒、在半导体晶圆上建造的1C、离散电子元件等等)在第二腔中至少部分地附着到载体基底，其中第一和第二结构包括电子电路。屏蔽层可设置在所述载体基底与第一结构和/或第二结构之间，以使所述第一结构和/或所述第二结构以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。在一些实施例中，所述屏蔽层可为用于将第一结构和第二结构介电稱合的介电屏蔽层。第一结构和第二结构可为同构的(例如，二者均包括数字电路或模拟电路)或异构的(例如，一个包括数字电路而另一个包括模拟电路)。该
技术实现思路
被提供用以通过简化的形式介绍构思的选择，该构思的选择在下面的详细说明中将进一步描述。本
技术实现思路
不旨在识别要求保护的主题的关键特征或重要特征，也不旨在用于帮助确定要求保护的主题的范围。附图说明参照附图描述具体实施方式。在具体实施方式和附图中的不同实例中使用的相同的标号可指代相似或相同的对象。图1是根据本专利技术实施方式的一个实例示出3D芯片封装的示意性横截面侧视图，所述3D芯片封装包括附着到载体基底上的第一和第二 IC结构，其中屏蔽层设置在载体基底与第一 IC结构和/或第二 IC结构之间。图2是图1中所示的3D芯片封装的俯视平面图。图3是根据本专利技术实施方式的一个实例示出形成3D芯片封装的方法的流程图，所述3D芯片封装包括附着到载体基底上的第一和第二 IC结构，其中屏蔽层设置在载体基底与第一 IC结构和/或第二 IC结构之间。图4是根据本专利技术实施方式的一个实例示出载体基底的示意性横截面侧视图，所述载体基底包括镀敷有屏蔽层的腔。图5是根据本专利技术实施方式的一个实例示出多个IC结构的示意性横截面侧视图，所述多个IC结构附着到载体并镀敷有屏蔽层。具体实施例方式鍵可利用集成到单个芯片中的多层电子元件构造3D 1C。然而，当不同元件被封装在一起时，可导致电和/或磁串扰。例如，快速开关数字IC和高电压开关IC可产生电串扰。相似地，高电流开关IC可产生磁串扰。此外，与安装在印刷电路板(PCB)上的相似元件相比，3D IC的元件可被布置为彼此更靠近。例如，3D IC的元件可按照约二微米(2 μ m)和五微米(5 μ m)之间的平均距离分离，而安装在PCB上的元件可按照约五十微米(50 μ m)和一百微米(ΙΟΟμπι)之间的平均距离分离。这种紧密靠近可混合(增加)元件之间产生的电和/或磁串扰。在系统芯片(SoC)应用中，例如，开关电路可与灵敏模拟晶粒共封装，并可产生可干涉模拟晶粒的功能的可观的噪声。噪声可从有源电路穿过基底电容耦合到相邻的射频(RF)/模拟电路，从而影响其性能。此外，大电流开关可导致磁耦合到相邻的封装电路布线，从而例如在3D IC构造中导致不期望的电流，在3D IC构造中，高电流开关调节器电路在灵敏高性能模数(A/D)转换器或传感器信号调节电路旁被封装。在3D IC实施方式中，热也可从一个元件传递到另一元件。此外，传感器元件可被从附近的传输元件接收的不期望的信号影响。例如，光传感元件可从相邻的光透射元件接收到不期望的干涉。另外，来自IC元件上的传输电路的信号可被下层基底材料吸收，而不从3D IC芯片向外导向。这些信号穿过基底的传输可导致不期望地干涉载体基底的元件以及安装在基底上的相邻的元件。为了将3D IC元件彼此电分离，可将硅插入物插入元件之间。这些插入物可被金属镀层覆盖，所述金属镀层诸如溅射在每个插入物背侧上的金或铝。可随后将插入物附着到处理基底(handling substrate)上,在所述处理基底上安装有多种元件。然而,在该构造中，金属镀层可仅被设置在每个晶粒的两侧上，而不设置在晶粒与处理基底之间。因此，可仍然发生穿过基底的耦合和/或信号损失。因此，描述了包括附着到公共载体基底上的两个或更多个离散IC结构的三维(3D)芯片封装。芯片封装包括一个或多个屏蔽层，其中屏蔽腔衬(shielded cavitylining)设置在一个或多个IC结构周围。屏蔽腔可提供电屏蔽、磁屏蔽、光屏蔽和/或热屏蔽。例如，屏蔽腔可用于减少或消除相邻的IC结构中的两个二极管之间的闩锁效应。按照该方式，低噪声互补金属氧化物半导体(CMOS)晶粒可在单个芯片上与包括高电压工业电路的晶粒等结合。在实施方式中，3D芯片封装可实现为单片3D 1C、晶圆上晶圆3DIC、晶圆上晶粒3D IC或晶粒上晶粒3D 1C。包围封装电路的厚的磁和/或电屏蔽层减少或消除了交叉耦合。例如，电屏蔽物、金属屏蔽物可用作法拉第罩(Faraday cage)，它可以接地。这种屏蔽可为电子电路提供绝缘，所述电子电路可以其它方式作为天线，其可受到来自电磁辐射的不期望的影响。此外，这种屏蔽可提供对外部磁场的隔离，所述外部磁场诸如附近装置的电路产生的磁场、地球磁场等。半导体芯片封装可用于其中在IC之间的基底耦合要求隔离的应用中，所述应用包括功率应用、射频(RF)应用、数字应用和灵敏模拟晶粒应用，包括医学应用(例如，超声波IC)和工业应用(例如，高功率开关1C)。半导体芯片封装可提供各频率下的多个部件的电和/或磁屏蔽。例如，在具有异构封装结构(heterogeneously packaged structure)的实施方式中，灵敏结构可被屏蔽以不受噪声开关结构的影响。这种屏蔽可利用例如感应器、高电流开关元件等实施。因此，半导体芯片封装可实现组装的元件之间的非常少的寄生交互作用(parasitic interaction)。半导体芯片封装也可提供元件之间的光和/或热屏蔽。例如，屏蔽可减少或消除光传感元件从光透射元件接收不期望的干涉。此外，屏蔽可减少或消除下层基底材料对光信号的吸收。例如，来自发光二极管(LED)的光可被IC结构和载体基底之间的屏蔽反射，从而增大芯片封装产生的光信号的所得的信噪比。在另一情况下，所述屏蔽可作为用于从IC结构驱散热并且可能用于减少或消除附近IC结构接收到的热的散热器。通过提供在单个本文档来自技高网...

【技术保护点】
一种器件，其包括：载体基底，限定第一腔和第二腔；第一结构，在所述第一腔中至少部分地附着到所述载体基底，所述第一结构包括电子电路；第二结构，在所述第二腔中至少部分地附着到所述载体基底，所述第二结构包括电子电路；以及屏蔽层，设置在所述载体基底与所述第一结构或所述第二结构的至少一个之间，以至少基本上使所述第一结构或所述第二结构的至少一个以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。

【技术特征摘要】
2011.10.28 US 13/284,1161.一种器件，其包括: 载体基底，限定第一腔和第二腔； 第一结构，在所述第一腔中至少部分地附着到所述载体基底，所述第一结构包括电子电路； 第二结构，在所述第二腔中至少部分地附着到所述载体基底，所述第二结构包括电子电路；以及 屏蔽层，设置在所述载体基底与所述第一结构或所述第二结构的至少一个之间，以至少基本上使所述第一结构或所述第二结构的至少一个以电绝缘、磁绝缘、光绝缘或热绝缘方式的至少一种绝缘。2.根据权利要求1所述的半导体器件，其特征在于，所述屏蔽层被构造为用于使所述第一结构与所述第二结构热绝缘的散热器。3.根据权利要求2所述的半导体器件，其特征在于，所述屏蔽层连接到导电柱，以使热传导离开所述第一结构或所述第二结构的至少一个。4.根据权利要求1所述的半导体器件，其特征在于，所述屏蔽层包括用于反射所述第一结构或所述第二结构的至少一个产生的光的反射表面。5.根据权利要求1所述的半导体器件，其特征在于，还包括设置在所述第一结构或所述第二结构的至少一个的上方的第二屏蔽层。6.根据权利要求1所述的半导体器件，其特征在于，所述第一结构和所述第二结构是同构的。7.根据权利要求1所述的半导体器件，其特征在于，所述第一结构和所述第二结构是异构的。8.根据权利要求4所述的半导体器件，其特征在于，所述第一结构包括数字电路，并且所述第二结构包括模拟电路。9.根据权利要求4所述的半导体器件，其特征在于，所述第一结构包括发光器件，并且所述第二结构包括光传感器件。10.一种方法，包括: 在载体基底中形成第一腔和第二腔； 将第一结构在所述第一腔中至少部分地附着到所述载体基底，所述第一结构包括电子电路； 将第二结构在所述第二腔中至少部分地附着到所述载体基底，所述第二结构包括电子电路；以及 在所述载体基...

【专利技术属性】
技术研发人员：A·伯格蒙特，U·斯瑞达，J·埃卢尔，YS·A·孙，E·西蒙斯，
申请(专利权)人：马克西姆综合产品公司，
类型：发明
国别省市：