连续脉冲发生器制造技术

本发明专利技术涉及半导体技术领域，提供一连续脉冲发生器，包括：驱动可变反相器和偶数个反相器单元串联形成的反相器链，所述驱动可变反相器包括反相器单元、PMOS阵列、NMOS阵列。通过调节PMOS阵列与NMOS阵列接入驱动可变反相器中反相器单元输入端的MOS晶体管数量来调节其翻转判别电平，从而实现控制以及调节输出脉冲信号占空比的目的。该连续脉冲发生器电路结构简单，与现有CMOS半导体工艺完全兼容，且能够更灵活、更便捷的调整脉冲宽度以方便达到最优的传输信号带宽，提供频率可控且脉宽不同的脉冲序列，调整传输信号的带宽，得到高质量的信号，使得调制方式更加灵活，广泛适用于无线通信领域。

【技术实现步骤摘要】
连续脉冲发生器
本专利技术涉及半导体
，特别涉及脉冲发生器技术。
技术介绍
超宽带（UltraWideband，UWB）是一种用短脉冲（0.1nm~1.5ns）进行传输的、带宽比（射频带宽与中心频率之比）极高的无线通信技术，它以通信速率高、隐蔽性好、不占用新的频谱资源三大优势，兴起于二十世纪末，并在军事、民用等领域获得广泛应用。与传统的蓝牙、WLAN等窄带技术相比，UWB技术具有传输速率高（几百Mbit/s）、抗干扰性能强、功耗低、保密性能好等特点，主要应用于室内通信、高速无线LAN、雷达等领域。美国联邦通讯委员会FCC规定，民用UWB频谱范围为3.1~10.6GHz，有两种模式：多频带TD/FDMA和直接频带DS-SS。产生UWB本振信号的方式有两种：正交频分多路复用OFDM-UWB和脉冲无线电IR-UWB。OFDM-UWB不允许频率偏移，因此需要使用基于锁相环的频率合成技术；而IR-UWB理论上允许频率偏移，IEEE802.15.4a标准采用IR-UWB，由于采用突发传送模式，大大降低了系统功耗，应用于短距离、低功耗无线网络。IR-UWB技术直接发射和接收脉冲通信，利用纳秒至皮秒级得窄脉冲传输数据，具有传输速率高、抗多径能力强、安全性好以及精确的定位能力等诸多优点。而在IR-UWB技术中，需要脉冲发生器来产生满足电路工作要求的连续脉冲波形，因而脉冲发生器是其重要的部件之一。在该
中，衡量UWB脉冲发生器的三个主要技术指标是：脉冲输出幅度、脉冲重复频率、脉冲波形。现有技术中，产生IR-UWB工作所需脉冲的方法很多，而传统基于三极管雪崩效应的脉冲发生器，以其易于实现的优势成为人们关注的首要方法。目前通过多管串联、并联、Marx矩阵等方法对此类传统脉冲发生器不断研究改进，取得一定的进展，主要技术指标可以达到：脉冲幅度为8.25V,脉冲重复频率50MHz、脉冲波形主要为近似高斯脉，但是与UWB技术标准对最高脉冲重复频率480MHz和FCC的辐射掩蔽条件对脉冲波形的要求还存在较大的差距。而随着半导体技术的发展，目前现有技术中用来产生UWB脉冲的电路大多为全固态类型的高速电子器件，如光电器件和高速电子器件等。IR-UWB工作所需连续脉冲产生的方法大致可以分为两类：光电方法和电子方法。光电方法可以得到ps（10-12s）级宽度的UWB脉冲，并且一致性好，是最有应用前途的一类方法，但目前仍处研究阶段。电子方法利用半导体PN结反向雪崩良性击穿特性以及高速数字组合逻辑电路产生1ns以下UWB脉冲，因其电路结构简单而得到广泛的研究与应用。现有技术中的电子方法主要又可以分三种：第一种是利用高速CMOS逻辑门电路的竞争现象产生UWB脉冲，这种方式能产生近似各阶微分高斯脉冲，但输出脉冲幅度低，通常为几百mV，电路静态功耗较大；第二种是传统的基于BJT的雪崩击穿导通控制电容放电形成UWB脉冲。这类脉冲发生器输出脉冲幅度大、电路静态功耗接近零、脉冲宽度小且容易控制，但一般只能产生近似高斯脉冲，频谱直流分量大，需要经过严格的波形成型才能符合FCC辐射掩蔽标准；第三种是利用各种高速电子器件，如隧道二极管、阶跃恢复二极管、脉冲放电管、砷化稼场效应管逻辑电路等集成电路等。除此之外，现有技术中还出现了利用数字电路的竞争-冒险原理产生UWB极窄脉冲，设计的UWB脉冲发生器电路如图1和图2所示。图1为用一路时钟信号与同一时钟信号经过延迟线后输入到异或门进行异或运算。根据异或门逻辑关系，只有在时钟信号的上升沿与下降沿时，两输入电平才不同，此时门电路输出逻辑高电平“1”，其它时间两输入电平相同，门电路输出逻辑低电平“0”。调整延时线的延时量就可以改变两个输入信号的相位差，输出宽度受延时量控制高电平脉冲。通过简单的对延迟线延时量的控制得到UWB脉冲，再由脉冲整形、放大等电路处理，得到脉冲宽度、幅度等指标符合要求的脉冲信号。根据与门电路逻辑，当两个输入端都是逻辑高电平时，输出高电平。如图2所示，时钟信号输入到反相器和与门的一个输入端，由于反相器以及电路自身的延迟，在时钟信号的上升沿输出时，与门的两输入端同时出现极短时间的逻辑高电平，即与门输出一个脉冲，而其余时间因为与门两输入端总有一个为逻辑电平，因而输出都为逻辑低电平。在电路设计过程中，激励源应选择上升沿时间尽量短的时钟信号，确保延迟量的精确控制，芯片之间的阻抗匹配问题也需要引起足够的重视。这种方法的局限性在于高速逻辑的实现、精确的相位延迟的控制和脉冲幅度的控制与提高，同时，这种高速芯片的价格达到应用极水平，还需要一些时间。然而，根据上述描述可知，现有技术中常规采用的产生IR-UWB脉冲的方法均为通过器件本身性能、根据既定的通信需求设计，脉冲宽度根据脉冲发生器电路结构确定。在IR-UWB无线通信技术中，其信号调制方式主要是对脉冲幅度以及脉冲在时间轴上的位置进行调制，并且调节脉冲宽度可以改变传输信号的带宽。在这样的情况下，针对IR-UWB通信系统的需求，需要能够灵活调整脉冲宽度以方便达到最优的传输信号带宽，鉴于此，能够根据传输信号所需带宽自由调节脉冲宽度的连续脉冲发生器显得尤为重要。
技术实现思路
本专利技术所要解决的技术是，提供一连续脉冲发生器，能够根据传输信号所需带宽自由调节脉冲宽度。为解决上述技术问题，本专利技术提供了一连续脉冲发生器，包括振荡器反馈环路，所述振荡器反馈环路包括驱动可变反相器和偶数个反相器单元串联形成反相器链；所述驱动可变反相器包括：反相器单元；PMOS阵列，连接于工作电源与所述驱动可变反相器的反相器单元输出端之间；NMOS阵列，连接于所述驱动可变反相器的反相器单元输出端与地之间。作为可选的技术方案，所述驱动可变反相器还包括：PMOS晶体管形成的第一电流源和NMOS晶体管形成的第二电流源；所述反相器单元为CMOS反相器单元，包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管和第一NMOS晶体管的源极分别连接第一电流源和第二电流源，栅极连接在一起作为所述反相器单元的输入端，漏极连接在一起作为所述反相器单元的输出端。进一步地，偶数个反相器单元串联形成的反相器链中包括2个或4个反相器单元，且各反相器单元特征尺寸与驱动能力均相等。进一步地，所述连续脉冲发生器还包括频率控制模块，所述频率控制模块包括两输出端，分别连接所述第一、第二电流源栅极，用于调节连续脉冲发生器的频率。作为可选的技术方案，所述PMOS阵列包括n个PMOS晶体管，其中n≥1且n为整数；所述各PMOS晶体管的源极均连接工作电源，漏极均连接所述驱动可变反相器输出端，栅极均通过两个开关分别连接工作电源和所述驱动可变反相器的输入端。进一步地，所述PMOS阵列中各PMOS晶体管的沟道长度与所述驱动可变反相器中第一PMOS晶体管的沟道长度相等；所述PMOS阵列中PMOS晶体管Mpi的沟道宽度为所述驱动可变反相器中第一PMOS晶体管沟道宽度的2i-1倍，其中：1≤i≤n且i为整数。进一步地，所述PMOS阵列中，与驱动可变反相器输入端连接的开关导通、与工作电源连接的开关断开时，对应PMOS晶体管选通；反之则对应PMOS晶体管未选通。作为可选的技术方案，所述NMOS阵列包括m个NMOS晶体管，其中m≥1且m为整数；本文档来自技高网...

【技术保护点】
一种连续脉冲发生器，其特征在于，包括振荡器反馈环路，所述振荡器反馈环路包括驱动可变反相器和偶数个反相器单元串联形成的反相器链，所述驱动可变反相器包括：反相器单元；PMOS阵列，连接于工作电源与所述驱动可变反相器的反相器单元输出端之间；NMOS阵列，连接于所述驱动可变反相器的反相器单元输出端与地之间。

【技术特征摘要】
1.一种连续脉冲发生器，其特征在于，包括振荡器反馈环路，所述振荡器反馈环路包括驱动可变反相器和偶数个反相器单元串联形成的反相器链，所述驱动可变反相器包括：反相器单元；PMOS阵列，连接于工作电源与所述驱动可变反相器的反相器单元输出端之间；NMOS阵列，连接于所述驱动可变反相器的反相器单元输出端与地之间；其中，所述驱动可变反相器还包括：PMOS晶体管形成的第一电流源和NMOS晶体管形成的第二电流源；所述反相器单元为CMOS反相器单元，包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管和第一NMOS晶体管的源极分别连接第一电流源和第二电流源，栅极连接在一起作为所述反相器单元的输入端，漏极连接在一起作为所述反相器单元的输出端；所述连续脉冲发生器还包括频率控制模块，所述频率控制模块包括两输出端，分别连接所述第一、第二电流源栅极，用于调节连续脉冲发生器的频率；所述PMOS阵列包括n个PMOS晶体管，其中n≥1且n为整数；所述各PMOS晶体管的源极均连接工作电源，漏极均连接所述驱动可变反相器输出端，栅极均通过一个开关连接工作电源和通过另一个开关连接所述驱动可变反相器的输入端。2.根据权利要求1所述的连续脉冲发生器，其特征在于，所述偶数个反相器单元串联形成的反相器链中包括2个或4个反相器单元，且各反相器单元的特征尺寸和驱动能力均相等。3.根据权利要求1所述的连续脉冲发生器，其特征在于，所述PMOS阵列中各PMOS晶体管的沟道长度与所述驱动可变反相器中第一PMOS晶体管的沟道长度相等；所述PMOS阵列中PMOS晶体管Mpi的沟道宽度为所述驱动可变反相器中第一PMOS...

【专利技术属性】
技术研发人员：孙翔，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：