一种阵列基板及显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板，所述阵列基板包括：至少五条数据线、至少八条栅极线和像素区域，所述像素区域包括至少一个像素组；其中，所述至少五条数据线包括第一数据线、第二数据线、第三数据线、第四数据线和第五数据线；所述像素组由五条数据线与八条栅极线交错形成，包括四行六列像素；所述各数据线在同一帧画面中输出同一极性的数据驱动信号，且相邻数据线输出极性相反的数据驱动信号。相应的，本实用新型专利技术还公开了一种显示装置，与传统的点反转、行反转、列反转相比功耗有很大的降低，与传统的帧反转相比画面品质方面有很大的提高。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示技术，尤其涉及一种阵列基板及显示装置。
技术介绍
在目前的液晶面板驱动模式中，常见的有点反转(dot inversion)、行反转、列反转、帧反转(面反转)等四种反转方式。由于点反转相对于其它驱动模式在显示的画面品质上要好很多，因此，现在在个人计算机的液晶显示器上，所使用的液晶面板驱动模式大部分都是点反转。但是，由于点反转方式下，数据线所载的数据驱动信号的极性要在每行栅极驱动信号打开后反转一次，因此，相较于其他反转方式，将会带来大很多的电源损耗，而采用其他方式又会使得显示的画面品质降低，特别是采用帧反转时闪烁(Flicker)现象最容易发生。
技术实现思路
有鉴于此，本技术的主要目的在于提供一种阵列基板及显示装置，能够在保证画面品质的前提下降低电源损耗。为达到上述目的，本技术的技术方案是这样实现的本专利技术提供了一种阵列基板，所述阵列基板包括至少五条数据线、至少八条栅极线和像素区域，所述像素区域包括至少一个像素组；其中，所述至少五条数据线包括第一数据线、第二数据线、第三数据线、第四数据线和第五数据线；所述像素组由五条数据线与八条栅极线交错形成，包括四行六列像素；一行像素连接两条栅极线；对于第一行像素和第二行像素位于第一列的像素、以及位于第三列的像素均连接在第二数据线上；位于第二列的像素、以及位于第四列的像素均连接在第三数据线上；位于第五列的像素连接在第四数据线上，位于第六列的像素连接在第五数据线上；对于第三行像素和第四行像素位于第一列的像素连接在第一数据线上；位于第二列的像素连接在第二数据线上；位于第三列的像素、以及位于第五列的像素均连接在第三数据线上；位于第四列的像素、以及位于第六列的像素均连接在第四数据线上；所述各数据线在同一帧画面中输出同一极性的数据驱动信号，且相邻数据线输出极性相反的数据驱动信号。在上述方案中，位于所述像素区域两端的两条数据线中的任意一条或两条数据线的外侧设置有虚拟(du_y)像素，所述du_y像素位于所述数据线的外侧、与各所述栅极线交错形成的区域中。在上述方案中，设置在一条数据线外侧的所有dummy像素中，每两行上的dummy像素为一个du_y像素组，相邻两个du_y像素组中有一个du_y像素组连接所述数据线上。在上述方案中，所述液晶显示器包括五*N条数据线、八*N条栅极线和两者交错围成的像素区域，所述像素区域包括N个像素组，N为不小于I的整数。本专利技术还提供了一种显示装置，所述显示装置包括上述的阵列基板。本技术提供的液晶显示器，各数据线在同一帧画面中只需要输出同一极性的数据驱动信号，且相邻数据线(Data line)输出极性相反的数据驱动信号即可实现双点反转，与传统的点反转、行反转、列反转相比功耗有很大的降低；与传统的帧反转相比功耗相同，但是在画面品质方面有很大的提闻。附图说明图1为本技术实施例一阵列基板的结构示意图；图2为本技术实例二中阵列基板的结构示意图；附图标记说明101、栅极驱动电路；102、数据驱动电路；103，像素区域；D1 D5、数据线；G1 G8、栅极线;P11 P46、像素。具体实施方式实施例一如图1所示，本技术中的阵列基板包括栅极驱动电路101、数据驱动电路102和像素区域103 ;所述像素区域103可以包含一个或多个像素组，每个像素组由八条栅极线和五条数据线交错形成，包含24个像素，24个像素分别在四行六列上。如图1所示，栅极驱动电路101包括八条栅极线Gl G8，栅极驱动电路101依序产生栅极驱动信号SGl SG8，并分别经由栅极线Gl G8传输。数据驱动电路102包含五条数据线Dl D5，数据驱动电路产生数据驱动信号SDl SD5，并分别经由数据线Dl D5传输。各栅极线Gl G8为相互平行的直线，各数据线Dl D5也为相互平行的直线，在栅极线和数据线的交错区域内形成像素，如图1所示，像素区域103包含一个像素组，由栅极线Gl G8与数据线Dl D5交错形成，包含了四行六列共24个像素，其中，两端处的两条数据线Dl、D5均有一侧为空。具体地，同一行像素连接在两条栅极线上，如图1所示，第一行像素连接在栅极线Gl和栅极线G2上，第二行像素连接在栅极线G3和栅极线G4上，第三行像素连接在栅极线G5和栅极线G6上，第四行像素连接在栅极线G7和栅极线G8上。其中，每一行像素中相邻像素连接在不同的栅极线上，如对于图1中的第一行像素，连接在栅极线Gl和栅极线G2上，其中，像素Pll连接在栅极线Gl上，像素P12连接在栅极线Gl，P13连接在栅极线Gl上，......，像素P15连接在栅极线G2上，像素P16连接在栅极线Gl上。对于第一行像素和第二行像素位于第一列的像素Pll和P21、以及位于第三列的像素P13和P23均连接在数据线D2上；位于第二列的像素P12和P22、以及位于第四列的像素P14和P24均连接在数据线D3上；位于第五列的像素P15和P25连接在数据线D4上，位于第六列的像素P16和P26连接在数据线D5上。对于第三行像素和第四行像素位于第一列的像素P31和P41连接在数据线Dl上；位于第二列的像素P32和P42连接在数据线D2上；位于第三列的像素P33和P43、以及位于第五列的像素P35和P45均连接在数据线D3上；位于第四列的像素P34和P44、以及位于第六列的像素P36和P46均连接在数据线D4上。对于同一帧画面，每条数据线输出的数据驱动信号保持不变，只需要保证数据线Dl、D3、D5输出的数据驱动信号与数据线D2、D4输出的数据驱动信号极性相反。每转换一帧画面,各数据线上输出的数据驱动信号的极性一次，即对于每一条数据线,将其加载的电压变换一次，从高于公共电压(Vcom)转换到低于Vcom、或者从低于Vcom转换到高于Vcom,也就是说，将所述各数据线上输出的正极性数据驱动信号反转为负极性、或将负极性的数据驱动信号反转为正极性。具体地，对于当前画面来说，数据线Dl、D3、D5处于同一电压水平，高于Vcom或低于Vcom，输出同一极性的数据驱动信号；数据线D2、D4 一直处于同一电压水平，低于Vcom或高于Vcom，输出同一极性的数据驱动信号；则到下一帧画面时，数据线Dl、D3、D5处于高于Vcom的电压，输出正极性的数据驱动信号；数据线D2、D4处于低于Vcom的电压，输出负极性的数据驱动信号。这样，从当前帧画面到下一帧画面，各数据线输出的数据驱动信号只需要转换一次，即可实现当前帧画面与其下一帧画面的双点反转，而现有的点反转中数据线书相互的数据驱动信号需要转换多次，因此，上述的双点反转将会大大降低液晶显示器的电源(source)驱动功耗。实施例二实际应用中，还可以在位于所述像素区域两端的两条数据线中的任意一条或两条数据线的外侧设置虚拟(du_y)像素，所述du_y像素位于所述数据线的外侧、与各所述栅极线交错形成的区域中。设置在一条数据线外侧的所有dummy像素中，每两行上的dummy像素为一个du_y像素组，相邻两个du_y像素组中有一个du_y像素组连接所述数据线上。本实施例中，阵列基板的结构与上述实施例一中阵列基板的结构基本相同，所不同的是在像素区域103两端处的数据线Dl和数据线D5本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括：至少五条数据线、至少八条栅极线和像素区域，所述像素区域包括至少一个像素组；其中，所述至少五条数据线包括第一数据线、第二数据线、第三数据线、第四数据线和第五数据线；所述像素组由五条数据线与八条栅极线交错形成，包括四行六列像素；一行像素连接两条栅极线；对于第一行像素和第二行像素：位于第一列的像素、以及位于第三列的像素均连接在第二数据线上；位于第二列的像素、以及位于第四列的像素均连接在第三数据线上；位于第五列的像素连接在第四数据线上，位于第六列的像素连接在第五数据线上；对于第三行像素和第四行像素：位于第一列的像素连接在第一数据线上；位于第二列的像素连接在第二数据线上；位于第三列的像素、以及位于第五列的像素均连接在第三数据线上；位于第四列的像素、以及位于第六列的像素均连接在第四数据线上；所述各数据线在同一帧画面中输出同一极性的数据驱动信号，且相邻数据线输出极性相反的数据驱动信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈小川，薛海林，姜文博，王磊，
申请(专利权)人：北京京东方光电科技有限公司，
类型：实用新型
国别省市：