电荷注入感测放大器电路制造技术

一种触发器电路，包括电荷注入模块(500)、感测放大器模块(508)和锁存器模块(512)。该电荷注入模块(500)被配置为响应于时钟信号(CK)选择性地从电源(VDD)向第一节点(D)提供(注入使能)电荷。该感测放大器模块(508)被配置为在电荷注入模块(500)向第一节点(D)提供电荷的同时响应于检测到第一节点(D)的电压越过阈值而调节第二节点(DZB)的电压。该锁存器模块(512)被配置为响应于时钟信号(CK)存储基于第二节点(DZB)的电压的值。该锁存器模块(512)还被配置为提供该值作为该触发器电路的输出(Q)。

【技术实现步骤摘要】
【国外来华专利技术】电荷注入感测放大器电路相关串请的交叉引用本申请要求于2011年7月18日提交的美国技术申请No. 13/184，836的优先 权以及于2010年7月16日提交的美国临时申请No. 61/365,241的权益。通过整体引用的 方式将以上申请的公开内容合并如本文。
本公开内容涉及半导体锁存器，尤其涉及电荷注入感测放大器逻辑。
技术介绍
这里为了总体上给出本公开内容的背景的目的而提供了
技术介绍
描述。至于在此
技术介绍
部分中所描述的工作以及在提交时可能无法被视为现有技术的描述方面，当前署 名的专利技术人的工作既未明确也未隐含地被认可作为相对于本公开内容的现有技术。现在参考图1A，给出了同步逻辑的高层功能框图。逻辑100接收一个或多个输入。 逻辑100可以包括组合逻辑，诸如逻辑门的排列。逻辑100可以具有一个或多个输出，其中 一个输出被示出为由触发器104所接收。基于所接收的时钟信号CK，触发器104对来自逻 辑100的输出的值进行锁存。该锁存值随后在触发器104的输出呈现。当逻辑100具有多于一个的输出时，可以使用包括触发器104在内的多个触发器。 在流水线系统中，在流水线的每个级之间可以存本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.07.16 US 61/365,241;2011.07.18 US 13/184,8361.一种触发器电路，包括 电荷注入模块，其被配置为响应于时钟信号选择性地从电源向第一节点提供电荷； 感测放大器模块，其被配置为在所述电荷注入模块向所述第一节点提供电荷的同时响应于检测到第一节点的电压越过阈值而调节第二节点的电压；和锁存器模块，其被配置为 响应于所述时钟信号，存储基于所述第二节点的电压的值；以及 提供该值作为所述触发器电路的输出。2.根据权利要求1所述的触发器电路，其中所述感测放大器模块进一步包括上拉模块，其被配置为生成经延迟的时钟信号并且响应于所述经延迟的时钟信号选择性地将所述第二节点连接至所述电源。3.根据权利要求1所述的触发器电路，进一步包括 注入控制模块，其被配置为响应于所述时钟信号生成注入使能信号， 其中所述电荷注入模块被配置为响应于所述注入使能信号的生成而向所述第一节点提供电荷。4.根据权利要求3所述的触发器电路，其中所述注入控制模块被配置为响应于所述第二节点达到预定状态而停止生成所述注入使能信号。5.根据权利要求3所述的触发器电路，其中所述感测放大器模块包括 被配置为生成反馈信号的反馈模块， 其中所述注入控制模块被配置为响应于所述反馈信号的生成而停止生成所述注入使能信号。6.根据权利要求1所述的触发器电路，其中所述感测放大器模块包括 被配置为响应于所述时钟信号和反馈信号选择性地生成经门控的时钟信号的时钟门控模块；以及 被配置为响应于所述经门控的时钟信号选择性地将第二节点连接至第一节点的隔离模块。7.根据权利要求1所述的触发器电路，其中所述感测放大器模块包括第二节点调节模块，其被配置为响应于所述第二节点的电压下降至低于所述阈值而将所述第二节点连接至第二电源。8.根据权利要求1所述的触发器电路，其中 所述感测放大器模块包括被配置为选择性地生成反馈信号的反馈模块， 所述电荷注入模块被配置为在所述反馈信号被生成或者所述第二节点的电压下降至低于所述阈值时停止向所述电荷存储节点提供电荷，并且 所述反馈模块被配置为在所述第二节点的电压下降至低于所述阈值时延缓所述反馈信号的生成。9.根据权利要求1所述的触发器电路，其中所述锁存器模块被配置为响应于所述时钟信号的延迟形式的预定边沿而存储对应于所述第二节点处的信号的值，并且其中该预定边沿是上升沿和下降沿之一。10.一种电路,包括 根据权利要求1所述的触发器电路；以及响应于至少一个输入信号而在所述第一节点和第二电源之间选择性地创建低电阻路径的组合逻辑，其中所述第二电源的电压小于所述电源的电压。11.一种电路,包括 触发器电路，其包括 注入控制模块，其被配置为响应于时钟信...

【专利技术属性】
技术研发人员：J·T·苏，W·李，陈云天，
申请(专利权)人：马维尔国际贸易有限公司，
类型：
国别省市：