用于层叠的电子电路系统的装置及相关联的方法制造方法及图纸

本发明专利技术涉及一种用于层叠的电子电路系统的装置及相关联的方法。一种装置包括衬底和成对裸片，该成对裸片包括电子电路系统。该衬底包括空腔。裸片之一布置在形成于衬底中的空腔中。另一个裸片布置在第一裸片之上并且与第一裸片电耦合。

【技术实现步骤摘要】

所公开的概念总体涉及电子器件封装和制造，并且更具体地涉及用于电子电路系统或器件的面对面键合或层叠的装置及相关联的方法。
技术介绍
随着电路和系统设计的发展，电子电路的复杂度(诸如集成器件的数目)日益增力口。增加的集成度带来每单元尺寸或面积的更小成本、更小的器件尺寸、增加的功能性以及更小的器件。为了进一步增加电路或器件密度，有时在三维(3D)配置中布置电子电路或器件 或者层叠电子电路或器件。通过层叠器件，所得到的器件的占用面积缩小。而且，层叠器件可以减小总体互连长度。更小的互连长度又会带来更快的信号传播、更少受噪声影响、更低的功耗等。此外，在3D配置中层叠器件允许“混合和匹配”执行不同功能、使用不同技术等的器件。
技术实现思路
在一个示例性实施例中，装置包括衬底和成对裸片，该成对裸片包括电子电路系统。该衬底包括空腔。裸片之一布置在形成于衬底中的空腔中。另一个裸片布置在第一裸片之上并且与该第一裸片电耦合。在另一示例性实施例中，电子组件包括第一半导体裸片以及衬底，该第一半导体裸片包括电子电路系统。该衬底包括形成于衬底的表面中的空腔。定制该空腔的尺度以便第一半导体裸片驻留在该空腔中。该电子组件还包括另一个半导体裸片，该另一个半导体裸片包括现场可编程门阵列(FPGA)电路系统，并且布置在第一半导体裸片之上且与该第一半导体裸片键合。在又一示例性实施例中，制造电子组件的方法包括制造具有空腔的衬底以及将裸片布置在空腔中。该方法进一步包括将另一裸片布置在第一裸片之上以及将这两个裸片键合在一起。附图说明所附附图仅图示了示例性实施例并且因此不应被看做限制其范围。受益于本公开的本领域普通技术人员明白，所公开的概念给他们自己带来其它等同效应的实施例。在附图中，多个附图中使用的相同标号指示符表示相同的、类似的或等同的功能、组件或块。图1图示了根据示例性实施例的、具有层叠半导体裸片的器件。图2至图6描绘了根据示例性实施例的、用于制造具有层叠半导体裸片的器件的技术的各种步骤。图7示出了根据示例性实施例的、具有层叠在多个半导体裸片之上的半导体裸片的器件。图8图示了根据示例性实施例的、在层叠裸片之间的信号流或电互连或耦合。图9描绘了在示例性实施例中使用的现场可编程门阵列(FPGA)的框图。具体实施例方式所公开的概念总地涉及电子器件封装和制造。更具体而言，所公开的概念涉及用于电子电路系统或器件的面对面键合或层叠的装置及相关联的方法。本公开的一个方面关于层叠的半导体裸片，其中一个裸片驻留在空腔或沟槽中，而另一个裸片布置或者位于该空腔之上。这两个裸片可以具有在它们之间的机械键合和/或电耦合。图1图示了根据一个示例性实施例的具有层叠半导体裸片的器件。具体而言，图1中的器件包括半导体裸片32和半导体裸片34。裸片32驻留于衬底30中的空腔或沟槽22中。在一些示例性实施例中，空腔22可以形成在衬底30的表面中(例如，在构建层中)，诸如形成在衬底30的顶表面中。空腔22具有允许裸片32插入、布置或放置在空腔22中或空腔22内的尺度(宽度、长度和深度)。注意，图1将裸片32示出为不完全驻留于空腔22内，这仅用于帮助呈现细节，并且注意，图1中的各项不一定按照比例绘制。在一些示例性实施例中，空腔22的深度可以使得裸片22的顶表面与衬底30的顶表面齐平或基本齐平(即，共面或基本共面，从而使得公差不会不利地影响器件的制造和/或两个裸片之间的键合)。一般来讲，空腔22的尺度取决于裸片32的尺度。图1中的器件提供如下优势裸片32无需制成较薄以便空腔22容纳裸片32。因而，可以选择空腔22的尺度，从而使得可以容纳许多不同类型和尺寸的裸片32。在一些示例性实施例中，空腔22可以具有100-300微米的深度。空腔22的深度的尺度不必精确。在一些实施例中，空腔22可以具有大约100微米到大约300微米的深度。在其它一些实施例中，可以使用其它值。然而，在一些实施例中，根据需要，裸片32可以制成较薄(在制造后或者通过为裸片32选择较薄的初始半导体衬底)从而减小空腔22的深度。例如，当裸片32具有相对较大的厚度并且在不修改的情况下可用的技术或制造工具无法适应裸片32时，可能期望该布置以减小其厚度。裸片32经由耦合机构38电耦合(并且机械键合)到裸片34。如本领域普通技术人员所明白的那样，耦合机构38可以包括用于将裸片32中或裸片32上的电路系统与裸片34中或裸片34上的电路系统电耦合的适合机构，例如，焊料球、焊料凸块、微凸块等。在焊接阶段期间，耦合机构38形成裸片32和裸片34之间的机械键合和电耦合。裸片34经由耦合机构36电耦合(并且机械键合)到衬底30。耦合机构36可以包括用于将裸片34中或裸片34上的电路系统与衬底30中或衬底30上的电路系统或互连电耦合的适合机构。如本领域普通技术人员所明白的那样，一些示例包括焊料球、焊料凸块、倒装芯片凸块等。在焊接阶段期间，耦合机构36形成裸片34和衬底30之间的机械键合和电f禹合。如下面详细描述的那样，在一些示例性实施例中，衬底30包括互连层和过孔(在图1中未示出)。耦合机构36为裸片34上或裸片3 4中的电路系统提供耦合到衬底30上或衬底30中的各种互连或过孔的方式。如下面详细描述的那样，在一些示例性实施例中，衬底30包括在其上或在其内形成互连或过孔的核芯(core)(在图1中未示出)。在一些示例性实施例中，衬底30可以耦合到电路载体、板或衬底42。电路载体42可以是用于物理连接和电耦合到裸片32、裸片34和/或衬底30中的电路系统、互连和/或过孔的适合器件。在一些示例性实施例中，如本领域普通技术人员所明白的那样，电路载体42可以是印刷电路板(PCB)、厚膜衬底等。根据需要，取决于诸如待容纳的互连的复杂度之类的因素，电路载体42可以包括各种各样的层、过孔等。除了衬底30之外，电路载体42可以电耦合(根据需要，并且机械耦合)到各种各样的其它器件和电子电路系统(在图1中未示出)。一些示例包括集成电路(IC)、互连(例如，边缘连接器)、分立器件(有源器件(例如，晶体管、二极管)和无源器件(电阻器、电感器、电容器)二者)。以此方式，根据需要，电路载体和包括在裸片32和裸片34中或包括在裸片32和裸片34上的电路系统可以提供完整系统、子系统或块的功能。本公开的一个方面涉及用于制造如下器件的技术，该器件包括或使用图1中所示的在裸片32和裸片34之间的裸片到裸片耦合或键合，其中裸片32和裸片34布置在层叠配置中。图2至图6图示了根据一些示例性实施例的此类技术的各种步骤。更具体而言， 图2至图6示出了在各种制造步骤或阶段期间的核芯、衬底、构建层等的横截面。如上面所指出的那样，在一些示例性实施例中，衬底30(参见图1)具有核芯。处理衬底30的核芯以便向衬底30的顶表面和/或底表面形成和添加构建层。如下面详细描述的那样，构建层可以包括一个或多个介电层、一个或多个金属层(用于互连)以及一个或多个焊料掩膜层(以及可能的其它层，取决于具体应用)。制造可以开始于使用已经包括核芯和制造的构建层的衬底30,或者开始于使用基础核芯和制造构建层。图2示出了其中制造开始于用于衬底30的核芯10的情形(参见图1)。参照图2，核芯10可以具有期望的厚度并且由适合本文档来自技高网...

【技术保护点】
一种装置，包括：衬底，其包括空腔；第一裸片，其包括电子电路系统，所述第一裸片布置在所述衬底中的所述空腔中；以及第二裸片，其包括电子电路系统，所述第二裸片布置在所述第一裸片之上并且与所述第一裸片电耦合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·拉曼，J·M·隆，谢园林，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：