半导体集成电路用托盘制造技术

本发明专利技术涉及一种半导体集成电路用托盘，在自动机上的托盘的收装用收装部内被收装的半导体集成电路的角部部分落入收装用收装部内底面的凹部内的角部部分的情况下，该半导体集成电路用托盘能够使半导体集成电路在收装部内纠正为适当的收装位置。具体结构为：在半导体集成电路用收装托盘（1）的收装用收装部（2）内形成有凹部（5），在该凹部5上形成有在朝向内方向上呈向下倾斜的斜坡状内侧面（9），且各相邻的斜坡状内侧面（9）的角部弯曲过渡为斜坡状的弯曲面（10）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于收装IC等的半导体集成电路用托盘，尤其是指用于收装底面具有多个端子的球栅阵列型半导体集成电路的托盘。
技术介绍
在现有技术中，球栅阵列型的半导体集成电路，是收装在例如专利文献I中所公开的托盘中进行保管和搬运。如图11所示，在托盘11的上表面上沿横纵方向设置有间隔档12、13，以该间隔档12、13区分出多个呈矩形的收装部14，各半导体集成电路单独地收装在该多个收装部14中。另外，如图12所示，在收装部14的内底面上形成有凹部15，该凹部15的平面形状与半导体集成电路的底面大致相似，但略小于集成电路的底面，同时其深度大于配置在半导体集成电路的底面上的端子的高度。因此，如图13所示，半导体集成电路由收装部14的上方装入时，配置在半导体集成电路16的底面的端子17进入收装部14的凹部15内的空间中，而且，在凹部15和前述间隔档12、13之间形成的台阶部18对半导体集成电路16的底面边缘部分形成支承。因此，利用自动机械将半导体集成电路由托盘的收装部上方装入收装部内时，半导体集成电路相对于托盘的上下表面在水平面内发生转动偏差等的情况下，如图14所示，半导体集成电路16的角部16a部分会落入收装部14的凹部15内的角部部分，导致收装在收装部14中的半导体集成电路16的角部16a部分落入收装部14的凹部15内而又没有得到纠正的情况下就同托盘11 一起被保管。这种情况在对托盘进行叠加时会造成半导体集成电路的破损，以及利用自动机械进行实装的工序中，会增大实装不良品产生的概率。专利文献I :日本专利特开平11-145315号公报(第I 7页，图I 7)本专利技术的目的在于提供一种能够使半导体集成电路在收装部内自己纠正成合适的收装位置的半导体集成电路用托盘，在利用自动机械将半导体集成电路收装到托盘中时，即使半导体集成电路的角部部分落入收装用收装部内底面的凹部内的角部部分，也能够使该半导体集成电路的角部部分脱离开收装用收装部内底面的凹部内的角部部分，另夕卜，即使该半导体集成电路的角部部分在落入收装用收装部内底面的凹部内的角部部分的情况下，通过托盘在搬送过程中的振动，能够使该半导体集成电路的角部部分脱离开收装用收装部内底面的凹部内的角部部分。为了达到上述目的，本专利技术的半导体集成电路用托盘具有至少在上表面上由横纵方向的间隔档区分而成的多个呈矩形的用于收装半导体集成电路的收装部，在收装部的内底面上形成有凹部，该凹部的平面形状与半导体集成电路的底面大致相似，但比半导体集成电路的底面略小，凹部的深度大于配置在半导体集成电路的底面上的端子的高度，在该凹部和所述间隔档的基部之间形成有支承台阶部，所述半导体集成电路的底面边缘部分被支承在该支承台阶部上，所述凹部的内侧面在向内方向上形成为向下倾斜的斜坡状，且各个相邻的内侧面的角部弯曲过渡。另外，所述凹部在朝向内方向上呈向下倾斜的内侧面的倾斜度为20度以上，且在当半导体集成电路被收装在收装部中时避免接触到配置在半导体集成电路底面上的端子的角度范围内。专利技术效果根据本专利技术的半导体集成电路用托盘，由于托盘收装部内底面上的凹部的内侧面呈在朝向内方向上呈向下倾斜的斜坡状，同时该凹部内的各个相邻的内侧面的角部弯曲过渡，在半导体集成电路的角部部分落入收装部内底面凹部内的角部部分的情况下，半导体集成电路的与该角部连续的边部并未与收装部内底面上的凹部的内侧边部接触，而只有半导体集成电路的角部部分与所述凹部的内侧面的弯曲角部面以一点接触，该接触状态为具有较小滑动阻力的点接触状态，例如，尺寸为15xl5_ (X为乘号，下同)以上的较大的半导体集成电路的角部部分在落入所述凹部内的角部部分的情况下，在与所述斜坡状的内侧面 上的弯曲角部面以一点接触的半导体集成电路的角部部分，通过半导体集成电路被收装时产生的振动及半导体集成电路的自重，使其在所述角部面的斜坡状斜面上向上滑动而脱离开凹部内，以使配置在半导体集成电路的底面上的端子被收装在收装部内底面的凹部内，同时半导体集成电路的底面边缘部分被设置在该凹部和收装部周围的间隔档之间所具有的台阶部上，从而能够使半导体集成电路纠正为在收装部内的适当的收装位置。另外，例如，尺寸为IOxlOmm以下的较小的半导体集成电路的角部部分在落入收装部内底面的凹部内的角部部分的情况下，如前所述，虽然半导体集成电路的角部部分与位于该凹部在朝向内方向上呈向下倾斜的斜坡状内侧面上的弯曲角部面以一点接触，但由于该半导体集成电路的自重较轻，其在凹部内的角部面的斜坡状倾斜面上自己向上滑动而脱离开凹部的概率较低，通过由将半导体集成电路收装在托盘中的收装工序到下一道工序的对托盘的搬送时的振动,使在角部面上以一点接触的半导体集成电路的角部部分由角部面的斜坡状倾斜面向上滑动而脱离开凹部内，以使配置在半导体集成电路的底面上的端子被收装在收装部内底面的凹部内，同时半导体集成电路的底面圆周边缘部分被放置在该凹部和收装部周围的间隔档之间所具有的台阶部上，从而能够使半导体集成电路被纠正为在收装部内的合适的收装位置。因此，能够降低在对托盘进行叠加时而造成的半导体集成电路的破损以及在利用自动机械进行实装的工序时降低实装不良品产生的概率。附图说明图I为表示本专利技术的半导体集成电路用托盘的一例的平面图；图2为表示图I的半导体集成电路用托盘的收装部的放大的平面图；图3为表示图2中所示的A-A部分的放大的截面图；图4为表示被收装在收装部的半导体集成电路呈正常收装状态时的收装部的侧视截面图；图5为表示被收装在收装部的半导体集成电路呈正常收装状态时的收装部的俯视图6为表示被收装在收装部的半导体集成电路呈异常收装状态时的收装部的俯视图；图7为表示图6的B-B线上的E部分的以该B-B线相截面的收装部的侧视截面图； 图8为表示图6的C-C线上的E部分的半导体集成电路和斜坡状弯曲面的接触状态的截面图；图9为表示图6的D-D线上的E部分的以该D-D线相截面的收装部的侧视截面图；图10为表示半导体集成电路用托盘的纠正性能的比较试验结果；图11为表示现有技术中半导体集成电路用托盘的一例的平面图；图12为表示图10的半导体集成电路用托盘的收装部的在图中所示B-B部分的放大的截面图；图13为表示被收装在收装部的半导体集成电路呈正常收装状态时的收装部的侧视截面图；图14为表示被收装在收装部的半导体集成电路呈异常收装状态时的收装部的侧视截面图。符号说明I托盘；la把持手；2收装部；3间隔档；4间隔档；5凹部；6半导体集成电路；6a角部端子；8台阶部；9内侧面；10弯曲面；11托盘；12间隔档；13间隔档；14收装部；15凹部；16半导体集成电路；17端子；18台阶部。具体实施例方式下面参照附图对本专利技术的半导体集成电路用托盘的实施例进行详细说明。本专利技术的半导体集成电路用托盘用于收装球栅阵列型的半导体集成电路，并可多个托盘重叠使用，托盘的上表面作为收装容器具有收装半导体集成电路的功能，下表面具有作为收装容器的盖子的功能。如图I所示，在托盘的上表面上设置有多个用于收装半导体集成电路的收装部2，该收装部2通过朝上设置且下方较宽的间隔档3、4区分而成，且其与半导体集成电路的平面形状相对应。另外，如图2、3所示，在收装部2的内底面上形成有凹部5，该本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：东圣治，
申请(专利权)人：神农电气产业株式会社，
类型：
国别省市：