具有打包带用缺口的半导体集成电路零部件托盘制造技术

本发明专利技术提供一种半导体集成电路零部件托盘。沿着形成为俯视观察时呈大致四边形形状的半导体集成电路零部件托盘(1)的表面的周缘部，在比该周缘部稍靠内侧的位置形成有具有规定高度的外周壁(12)，在使多个半导体集成电路零部件托盘堆叠的情况下，表面(4)的周缘部与位于上层的另一该半导体集成电路零部件托盘的背面(5)的周缘部抵接，沿着4个部位中的至少一个部位的下边形成有用于捆上打包带的缺口，其中：打包带捆扎多个半导体集成电路零部件托盘；4个部位是指该半导体集成电路零部件托盘的沿着长边方向延伸的两个侧表面或沿着短边方向延伸的两个侧表面的距各端缘3.4cm以内的部位。据此，能无间隙地捆扎多个半导体集成电路零部件托盘。

【技术实现步骤摘要】
具有打包带用缺口的半导体集成电路零部件托盘
本专利技术涉及一种用于收装IC封装(PKG)等半导体集成电路零部件的托盘(tray)，详细而言，涉及一种如下这样的托盘：在对多个托盘进行捆包作业时，将用强力把打包带(捆扎带)捆扎在堆叠的托盘上时可能产生的托盘的变形抑制在最小限度，据此来防止在托盘之间产生间隙或产生水平方向上的错位。
技术介绍
在IC等电子零部件的制造、测定、发货的各工序中使用的半导体集成电路零部件托盘必须通过由收货方实施的包括跌落试验的各种质量试验。作为跌落试验一例，进行以下试验：使用打包带对载置有多个半导体集成电路零部件(IC封装等)的多个半导体集成电路零部件托盘进行捆扎，将其与干燥剂一起放入铝制的袋子进行真空包装之后，放入纸箱进行捆包，使其从约1m的高度向混凝土的地面跌落20次来施加冲击(将使托盘的所有6个面、3个边、1个角(顶点)合计共10个部位朝向下方跌落10次来作为1组跌落试验，共进行两组跌落试验)。若在该跌落试验结束后托盘上的IC零部件没有破损，则能够作为标准的半导体集成电路零部件托盘向收货方发货。【现有技术文献】【专利文献】专利文献1：日本专利技术专利公开公报本文档来自技高网...

【技术保护点】
1.一种具有打包带用缺口的半导体集成电路零部件托盘，其形成为俯视观察时呈大致四边形形状，其构成为：在沿着所述半导体集成电路零部件托盘的表面的周缘部且比该周缘部稍靠内侧的位置形成有具有规定高度的外周壁，在使多个所述半导体集成电路零部件托盘堆叠的情况下，所述表面的周缘部与位于上层的另一所述半导体集成电路零部件托盘的背面的周缘部抵接，其特征在于，沿着4个部位中的至少一个部位的下边形成有用于捆上打包带的缺口，其中：所述4个部位是指所述半导体集成电路零部件托盘的沿着长边方向延伸的两个侧表面或沿着短边方向延伸的两个侧表面的距各端缘3.4cm以内的部位；所述打包带捆扎多个所述半导体集成电路零部件托盘。

【技术特征摘要】
2017.10.03 JP 2017-1931561.一种具有打包带用缺口的半导体集成电路零部件托盘，其形成为俯视观察时呈大致四边形形状，其构成为：在沿着所述半导体集成电路零部件托盘的表面的周缘部且比该周缘部稍靠内侧的位置形成有具有规定高度的外周壁，在使多个所述半导体集成电路零部件托盘堆叠的情况下，所述表面的周缘部与位于上层的另一所述半导体集成电路零部件托盘的背面的周缘部抵接，其特征在于，沿着4个部位中的至少一个部位的下边形成有用于捆上打包带的缺口，其中：所述4个部位是指所述半导体集成电路零部件托盘的沿着长边方向延伸的两个侧表面或沿着短边方向延伸的两个侧表面的距各端缘3.4cm以内的部位；所述打包...

【专利技术属性】
技术研发人员：本堂成彬，
申请(专利权)人：神农电气产业株式会社，
类型：发明
国别省市：日本,JP