本发明专利技术公开了一种避免元件虚焊的结构，包括用于贴装元件的PCB，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，在所述PCB对应所述元件本体下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度。还公开了一种相应的避免元件虚焊的方法。本发明专利技术可有效解决元件焊脚比本体高而易造成元件虚焊的问题。
【技术实现步骤摘要】
本专利技术涉及硬件电子，特别是涉及。
技术介绍
传统工艺用到的SMT (表面贴装技术)物料中，元件的焊脚和元件本体相比，一般是与元件本体下端平齐或略低于元件本体下端，如图I所示。然而，如图2和图3所示，对于有些特殊物料元件，元件的焊脚2比元件本体I下端高，由于PCB (印刷电路板)的阻焊层3和铜箔层4有一定厚度，元件本体I贴装在阻焊层3上，而元件的焊脚2与元件本体I 存在高度差，贴装时，元件的焊脚2比PCB上的焊盘6的位置略高，锡膏无法很好地包裹焊脚。这样，元件的焊脚2与PCB焊盘6焊接回流焊后很容易形成虚焊，造成SMT不良率高， 生产效率低。
技术实现思路
本专利技术的主要目的就是针对上述这类特殊元件，提供一种能够巧妙地避免元件虚焊的结构和方法，解决元件焊脚比本体高而易造成元件虚焊的问题。为实现上述目的，本专利技术采用以下技术方案一种避免元件虚焊的结构，包括用于贴装元件的PCB，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，在所述 PCB对应所述元件本体下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度。优选地，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚刚好落到元件的焊盘上。一种避免元件虚焊的方法，所述元件贴装到PCB上，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，所述方法包括以下步骤在所述PCB对应所述元件本体下的部位形成下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度；贴装元件时，将所述元件本体放入所述下沉缺口，使得所述元件的焊脚接近元件的焊盘。优选地，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚刚好落到元件的焊盘上。本专利技术有益的技术效果通过将PCB上原本对应于元件本体下的阻焊层和铜箔层全部或部分挖掉，由于元件下沉，使该元件焊脚靠拢元件焊盘，这样，焊接时能够很好地解决元件焊脚比本体高而带来的物料虚焊问题。采用本专利技术，SMT物料贴装时，该物料不会发生虚焊，提高了生产效率，减小了故障发生和维修几率，降低了成本。附图说明图I为传统的元件安装结构示意图，该元件的焊脚与元件本体下端平齐或略低于元件本体下端；图2为焊脚比元件本体下端高的元件示意图；图3为传统的特殊元件PCB上的安装结构示意图，该元件的焊脚比元件本体下端高； 图4为本专利技术一个实施例的避免元件虚焊的结构示意图。具体实施方式以下通过实施例结合附图对本专利技术进行进一步的详细说明。请参阅图4，在一些实施例里，避免元件虚焊的结构包括用于贴装元件的PCB，所述PCB包括基材5、阻焊层3、铜箔层4和设于铜箔层4上的焊盘6，所述元件的焊脚2和元件本体I下端平齐或高于元件本体I下端，在所述PCB对应所述元件本体I下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层。所述下沉缺口也可是无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层4厚度，只要使所述元件的焊脚2有效地靠拢于元件的焊盘6即可。这样，锡膏能很好地把焊脚2包裹，使之不会发生虚焊。优选地，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚2刚好落到元件的焊盘6上。在一些实施例里，避免元件虚焊的方法包括以下步骤在所述PCB对应所述元件本体I下的部位形成下沉缺口，所述下沉缺口内无阻焊层和铜箔层。所述下沉缺口也可是无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层 4厚度，只要使所述元件的焊脚2有效地靠拢于元件的焊盘6即可。贴装元件时,将所述元件本体I放入所述下沉缺口，使得所述元件的焊脚2接近元件的焊盘6。优选地，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚2刚好落到元件的焊盘6上。以上内容是结合具体的优选实施方式对本专利技术所作的进一步详细说明，不能认定本专利技术的具体实施只局限于这些说明。对于本专利技术所属
的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本专利技术的保护范围。权利要求1.一种避免元件虚焊的结构，包括用于贴装元件的PCB，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，所述结构的特征在于，在所述PCB对应所述元件本体下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度。2.如权利要求I所述的避免元件虚焊的结构，其特征在于，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚刚好落到元件的焊盘上。3.—种避免元件虚焊的方法，所述元件贴装到PCB上，所述PCB包括阻焊层、铜箔层设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，所述方法的特征在于，包括以下步骤 在所述PCB对应所述元件本体下的部位形成下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度； 贴装元件时，将所述元件本体放入所述下沉缺口，使得所述元件的焊脚接近元件的焊盘。4.如权利要求3所述的避免元件虚焊的方法，其特征在于，所述下沉缺口设置成其使所述元件下沉的程度使得所述元件的焊脚刚好落到元件的焊盘上。全文摘要本专利技术公开了一种避免元件虚焊的结构，包括用于贴装元件的PCB，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，在所述PCB对应所述元件本体下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度。还公开了一种相应的避免元件虚焊的方法。本专利技术可有效解决元件焊脚比本体高而易造成元件虚焊的问题。文档编号H05K1/18GK102984883SQ20121040377公开日2013年3月20日 申请日期2012年10月22日 优先权日2012年10月22日专利技术者刘建兵 申请人:广东欧珀移动通信有限公司本文档来自技高网...
【技术保护点】
一种避免元件虚焊的结构，包括用于贴装元件的PCB，所述PCB包括阻焊层、铜箔层和设于铜箔层上的焊盘，所述元件的焊脚和元件本体下端平齐或高于元件本体下端，所述结构的特征在于,在所述PCB对应所述元件本体下的部位开设有下沉缺口，所述下沉缺口内无阻焊层和铜箔层，或者所述下沉缺口内无阻焊层且所述下沉缺口内的铜箔层厚度小于周围的铜箔层厚度。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘建兵，
申请(专利权)人：广东欧珀移动通信有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。