带有埋置电极的半导体器件制造技术

本发明专利技术涉及带有埋置电极的半导体器件。通过在半导体基板内形成空腔、在被置放在半导体基板上的外延层中形成有源器件区域并且在空腔中在有源器件区域下面形成埋置电极，制造了一种带有埋置电极的半导体器件。从不同于半导体基板的材料的导电材料形成该埋置电极。

【技术实现步骤摘要】

本申请涉及半导体器件，特别地带有埋置电极的半导体器件。
技术介绍
垂直半导体器件经常具有在器件的不同侧面上的电连接。在其上制造垂直半导体器件的半导体基板能够在它的后侧处薄化从而结构诸如发射器、金属触点或者其它器件能够在基板的薄化后侧处形成。例如，外延层通常在高掺杂的半导体基板上生长并且在前侧处执行各种工艺以形成包括例如晶体管的有源器件区域。基板的后侧然后薄化并且金属在薄化后侧上沉积以形成电极。然而，保留在前侧处的有源器件区域和后侧金属化之间的硅材料增加了器件的电阻。在另一种传统的方案中，提供了外延层在其上生长的伪(dummy) 基板。有源器件区域在外延层中形成并且伪基板被薄化。结构然后在薄化后侧上形成。然而，与基板薄化工艺相关联的非均质性影响关键器件参数诸如击穿电压、正向电压和导通电阻。经历这种后侧处理的、良率关键型(yield-critical)垂直器件对由于与薄化工艺相关联的变化而产生的、在有源区域中的厚度变化是特别敏感的。在其它方案中，替代薄化基板并且在薄化后侧上沉积电极，电极结构在半导体基板内形成。通过在特定区域中掺杂基板，传统的埋置电极在半导体基板内形成。外延层在基板上生长并且有源器件区域在外延层中形成。沉降(sinker)或者沟槽触点然后在基板中形成从而埋置层能够被电接触。然而，沉降/沟槽触点和埋置层结构这两者均增加了器件的电阻。
技术实现思路
在这里描述的实施例涉及一种具有埋置电极的半导体器件，该埋置电极被置放于先前在半导体基板中形成的空腔中。电极能够在管芯表面的任何一侧处被电连接。根据半导体器件的一个实施例，该半导体器件包括在被置放在半导体基板上的外延层中形成的有源器件区域和在半导体基板内形成的空腔中被置放在有源器件区域下面的埋置电极。该埋置电极包括不同于半导体基板的材料的导电材料。根据制造半导体器件的方法的一个实施例，该方法包括在半导体基板内形成空腔；在被置放在半导体基板上的外延层中形成有源器件区域；和，在空腔中在有源器件区域下面形成埋置电极。该埋置电极包括不同于半导体基板的材料的导电材料。在阅读以下详细说明时并且在查看附图时，本领域技术人员将会认识到另外的特征和优点。附图说明附图的元件并不是必要地相对于彼此成比例。类似的引用数字标注相应的类似部分。各种示意的实施例的特征能够被组合，除非它们相互排斥。在图中描绘了并且在随后的说明中详述了实施例。图1-7示意根据不同实施例的、带有埋置电极的半导体器件的透视部分截面图。图8A-8G示意在基板内形成埋置电极的不同工艺步骤期间半导体基板的透视部分截面图。图9示意根据另一实施例在基板内形成埋置电极期间半导体基板的透视部分截面图。图10示意根据又一个实施例在基板内形成埋置电极期间半导体基板的透视部分截面图。图11A-11C示意在基板内形成局部埋置掺杂层的不同工艺步骤期间半导体 基板的透视部分截面图。图12A-12C示意根据另一实施例在基板内形成局部埋置掺杂层的不同工艺步骤期间半导体基板的透视部分截面图。图13A-13C示意在从在基板内形成的局部埋置掺杂层形成空腔的不同工艺步骤期间半导体基板的透视部分截面图。具体实施例方式图I示意半导体器件100的实施例，该半导体器件100具有在被置放在半导体基板120上的外延层110中形成的有源器件区域112和被置放在基板120内的埋置电极130。有源器件区域112能够包括任何类型的有源器件诸如晶体管、二极管、晶闸管等、和从这种器件形成的任何电路。有源器件区域112因此能够包括半导体材料的一个或者多个掺杂区域。基板120能够是任何类型的半导体基板诸如Si晶圆、绝缘体上Si (SOI)晶圆、SiC晶圆、GaAs晶圆、GaN晶圆或者任何其它类型的III-IV化合物半导体晶圆。埋置电极130被较低地但是并不是必要地直接竖直地在有源器件区域112下面地置放于在半导体基板120内形成的空腔140中。埋置电极130包括不同于半导体基板120的材料的导电材料。在一个实施例中，埋置电极130包括金属。在另一实施例中，埋置电极130包括TiN或者钨。在又一个实施例中，埋置电极130包括多晶硅或者碳。再其它的、不同于基板材料的导电材料能够用于形成埋置电极130。在这里稍后更加详细地描述了在基板120内形成埋置电极130。还提供了从埋置电极130延伸到半导体基板120的表面的导电埋置触点132。埋置触点132与埋置电极130形成互连。在图I中，埋置触点132从埋置电极130垂直地(方向y)延伸到半导体基板120的、在此处置放外延层110的前侧122。能够在外延层110上方形成另外的触点134、136，该另外的触点通过被置放在外延层110上的绝缘层150以与有源器件区域112和埋置触点132形成相应的连接。图2示出类似于图I所示实施例的半导体器件100的实施例。然而根据这个实施例，埋置触点132从埋置电极130垂直地(方向y)延伸到在其上置放外延层110的半导体基板120的后侧124处的表面接触区域136。S卩，埋置触点132从在可以被或者可以不被薄化的基板120的后侧124处形成触点136的埋置电极130延伸。还能够在外延层110的顶部上提供另外的触点134。图3示出类似于图I所示实施例的半导体器件100的另一实施例。然而根据这个实施例，触点132从埋置电极130横向地(方向X)延伸到半导体基板120的横向侧126。横向侧126被置放在基板120的前侧和后侧122、124之间。这样，能够在基板120的横向侧126而非前侧122或者后侧124处经由表面触点136电接触埋置电极130。图4示出类似于图3所示实施例的半导体器件100的实施例。根据这个实施例，被连接到埋置触点132的表面触点136沿着半导体基板120的横向侧126垂直(方向y)向下延伸到基板120的后侧124。这样，能够在基板120的后侧124处电接触埋置电极130。图5示出类似于图3所示实施例的半导体器件100的另一实施例。根据这个实施例，被连接到埋置触点132的表面触点136沿着半导体基板120的横向侧126垂直(方向y)向上延伸到基板120的前侧122。这样，能够在基板120的前侧122处电接触埋置触点132。图6示出类似于图I所示实施例的半导体器件100的实施例。然而根据这个实施例，与在基板120的、在半导体基板材料的更重掺杂的区域160和有源器件区域112之间的区域162中相比，半导体基板120在邻近于埋置电极130和埋置触点132的区域160中被 更重掺杂。更重掺杂的区域160在埋置电极130和周围的基板材料之间提供低欧姆接触，从而避免肖特基接触。更重掺杂的区域160还防止或者限制在阻断状态中形成的空间电荷层到达埋置电极130，从而提供稳健的阻断操作。更重掺杂的区域160能够具有与基板120相同的掺杂类型(例如n型或者p型)，或者能够具有与基板120相反的掺杂类型以与基板120形成pn结。在这里参考图8D稍后更加详细地描述了这种区域性掺杂。图7示出类似于图I所示实施例的半导体器件100的另一实施例。然而根据这个实施例，埋置电极130的导电材料沿着在半导体基板120中形成的空腔140的侧壁置放从而空腔170被置放在埋置电极130的内部部分中。照此，埋置电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在被置放在半导体基板上的外延层中形成的有源器件区域；和在所述半导体基板内形成的空腔中被置放在所述有源器件区域下面的埋置电极，所述埋置电极包括不同于所述半导体基板的材料的导电材料。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C阿伦斯，J鲍姆加特尔，FJ桑托斯罗德里古斯，HJ舒尔策，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：