用于生物启发型网络的通信和突触训练方法及硬件技术

本发明专利技术的某些实施例支持用于在生物启发型网络中训练突触的技术。可以将仅一个基于忆阻器的器件用作在一对神经元之间的突触连接。可以以低电流消耗来实现突触权重的训练。所提出的突触训练电路可以由多个输入/输出连接共用，而每个神经元电路可以仅利用一个数字实现的脉冲宽度调制（PWM）产生器来产生突触训练脉冲。仅有慢时钟信号的三个阶段可以用于神经元到神经元的通信和突触训练。还可以为建立突触训练事件而产生一些特定控制信号。借助这些信号，突触训练电路在训练事件以外可以处于高阻抗状态，从而突触电阻（即，突触权重）在权重训练过程以外不会受到影响。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的某些实施例总体上涉及神经系统工程，并且更具体地，涉及一种用于在生物启发型网络中训练突触的方法及装置。
技术介绍
在生物启发型计算设备中，在计算节点(神经元)之间的通信借助锋电位(spike)的速率和相对时序来进行。神经网络的功能可以由神经元到神经元的连接的强度来表示，该神经元到神经元的连接称为突触。这些强度或者“突触权重”可以不断地由网络根据在突触前锋电位发放与突触后锋电位发放之间的相对时序来调整。理想情况下，实现用于突触训练的电路，以使得突触连接利用最小可能数量的器件。这是因为每个神经元的突触数量通常在10，000左右，导致对于具有I百万个神经元的典型生物网络，突触总数量达到100亿个。在生物启发型网络的领域中已经提出了由脉冲宽度调制(PWM)信号训练的每突触一个器件的概念。然而，需要大量通道用于在每一对神经元之间进行通信。另外，在权重训练事件以外，突触权重可能被非故意地改变。于是这些改变需要通过施加相反极性的训练PWM信号来取消。然而，这使得系统的实现复杂化，并导致高电流和功耗。
技术实现思路
本专利技术的某些实施例提供了一种电路，用于对接神经系统中两个或更多个神经元电路。电路总体上包括忆阻器，其连接在第一神经元电路与第二神经元电路之间；突触前接口电路，其将所述第一神经元电路与所述忆阻器相连接；及突触后接口电路，其将所述忆阻器与所述第二神经元电路相连接。所述突触前接口电路和突触后接口电路可以包括高阻抗终端。本专利技术的某些实施例提供了一种方法，用于实现用以对接神经系统中两个或更多个神经元电路的电路。所述方法总体上包括在第一神经元电路与第二神经元电路之间连接忆阻器，使用突触前接口电路将所述第一神经元电路与所述忆阻器相连接，及使用突触后接口电路将所述忆阻器与所述第二神经元电路相连接。所述突触前接口电路和突触后接口电路可以包括高阻抗终端。本专利技术的某些实施例提供了一种装置，用于实现用以对接神经系统中两个或更多个神经元电路的电路。所述装置总体上包括用于在第一神经元电路与第二神经元电路之间连接忆阻器的模块，用于使用突触前接口电路将所述第一神经元电路与所述忆阻器相连接的模块，及用于使用突触后接口电路将所述忆阻器与所述第二神经元电路相连接的模块。所述突触前接口电路和突触后接口电路可以包括高阻抗终端。附图说明作为可以详细理解本专利技术的上述特征的方式，参考实施例可以获得在上面简要概述的更具体的说明，在附图中示出了其中一些实施例。然而，应注意，附图仅仅示出了本专利技术的某些典型的实施例，从而不应被认为是限制其范围，因为本说明书允许其他等效的实施例。图I示出了根据本专利技术的某些实施例的示例性神经系统。图2示出了根据本专利技术的某些实施例的具有突触和训练电路的示例性神经元电路。图3示出了根据本专利技术的某些实施例的突触的示例性原理图。图4示出了根据本专利技术的某些实施例的作为突触前锋电位和突触后锋电位的相对时序的函数的突触权重变化的示例性曲线图。 图5A-5B示出了根据本专利技术的某些实施例的突触训练实现方式的实例。图6A-6C示出了根据本专利技术的某些实施例的可以用于图5的突触训练实现方式的示例性脉冲宽度调制(PWM)产生器。图7示出了根据本专利技术的某些实施例的用于神经元到神经元的通信的示例性通道。图8A-8B示出了根据本专利技术的某些实施例的突触训练实现方式的另一个实例。图9A-9B示出了根据本专利技术的某些实施例的可以用于图8的突触训练实现方式的单计数器PWM产生器的实例。图10A-10B示出了根据本专利技术的某些实施例的可以用于图8的突触训练实现方式的双计数器PWM产生器的实例。图11示出了根据本专利技术的某些实施例的用于实现对接神经系统中两个或更多个神经元电路的电路的示例性操作。图IlA示出了能够执行图11中所示操作的示例性组件。具体实施例方式以下参考附图更充分地说明本专利技术的多个实施例。然而，本专利技术可以以许多不同形式来体现，并且不应理解为局限于本专利技术通篇中提出的任何特定结构或功能。相反，提供这些实施例以使得本专利技术全面完整，并且将向本领域技术人员充分地传达本专利技术的范围。基于本文的教导，本领域技术人员应意识到本专利技术的范围旨在覆盖本文公开的专利技术的任何实施例，不论是该实施例是独立于本专利技术中任何其它实施例而实现的还是与之相结合而实现的。例如，使用本文阐述的任意数量的实施例可以实现装置或实施方法。另外，本专利技术的范围旨在覆盖使用作为本文阐述的本专利技术的多个实施例的补充或替代的其它结构、功能或结构与功能实现的此类装置或方法。应理解，本文公开的专利技术的任何实施例都可以由权利要求的一个或多个要素来体现。本文使用词语“示例性的”表示“充当实例、例子或举例说明”。本文中被描述为“示例性的”任何实施例都并非必然解释为对于其它实施例而言是优选的或有优势的。尽管本文描述了特定实施例，但这些实施例的许多改变和置换也属于本专利技术的范围内。尽管提及了优选实施例的一些益处和优点，但本专利技术的范围并非旨在局限于特定益处、使用或目的。相反，本专利技术的实施例旨在广泛应用于不同技术、系统配置、网络和协议，其中一些借助于实例而在附图和针对优选实施例的以下描述中进行说明。该详细描述和附图对本专利技术仅仅是说明性的而非限制性的，本专利技术的范围由所附权利要求及其等价物来定义。示例件神经系统图I示出了根据本专利技术的某些实施例的具有多级神经元的示例性神经系统100。神经系统100可以包括一级神经元102，其通过突触连接网络104连接至另一级神经元106。为了简明，图I中仅示出了两级神经元，尽管在典型神经系统中可以存在更多级的神经元。如图I所示，级102中的每一个神经元都可以接收输入信号108，其可以由前一级的多个神经元(图I中未示出)产生。信号108可以表示级102 的神经元的输入电流。可以在神经元膜上积蓄这个电流以对膜电位进行充电。当膜电位达到其阈值时，神经元可以发放(fire)并输出要传递到下一级神经元(例如，级106)的锋电位(spike)。如图I所示，可以通过突触连接网络(或者简称为“突触”)104来实现锋电位从一级神经元到另一级神经元的传递。突触104可以从级102的神经元接收输出信号(即，锋电位)，根据可调节的突触权重wf’i+1)、......、w^+1|(其中P是在级102与106的神经元之间的突触连接的总数)来对那些信号进行缩放，并将缩放后的信号组合为级106中每一个神经兀的输入信号。级106中的每一个神经兀都可以根据相应的组合输入信号产生输出锋电位110。随后可以使用另一突触连接网络(图I中未示出)将输出锋电位110传递到另一级神经元。神经系统100可以由电路来模拟并可以用于大规模应用中，诸如模式识别、机器学习和电机控制之类。神经系统100中的每一个神经元都可以实现为神经元电路。被充电至阈值从而发起输出锋电位的神经元膜可以实现为电容器，其对流过它的电流进行积分。本专利技术的某些实施例可以去掉作为电流积分器件的电容器，并在其位置处使用忆阻器元件。这个方案可以应用于神经元电路中以及将大电容器用作电流积分器的各种其他应用中。使用纳米特征尺寸的忆阻器，可以充分减小神经元电路的面积，这可以使得超大规模神经系统硬件实现方式的实施切实可行。本专利技术中提出了每个突触连接使用相对少量的器件(例如，有可能仅有一个器件)。突触器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V·阿帕林，Y·唐，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：