具有电阻或电容的电路结构及其操作方法技术

本发明专利技术揭示一种具有电阻或电容的电路结构及其操作方法，该电路结构包含：一半导体基板，置于该基板内的一第一导电区，置于该第一导电区内的多个第二导电区及多个第三导电区，存在于该第一导电区及该第三导电区中间的一第一耗尽区，存在于该第二导电区及该第三导电区中间的一第二耗尽区，以及多个置于该第一导电区内的分隔区，分隔该多个第二导电区及第三导电区。该电路结构的操作方法如下：施加一第一电压于该分隔区以控制该电路结构的电容或电阻；施加一第二电压于该第一导电区及该第三导电区，并且施加一第三电压于该第二导电区以量测该电路结构的电容或电阻。本发明专利技术减低对芯片面积的需求，且工艺也相容于公知金属氧化物半导体晶体管领域。

【技术实现步骤摘要】

本专利技术涉及一种电路结构，特别涉及一可调变电阻或电容。
技术介绍
近年来对混合信号集成电路(mixed mode IC)的需求快速攀升，该些电路包含数据转换器、模拟-数字/数字-模拟转换器，以及数字射频芯片。有鉴 于无线通信及网络科技的日新月异，这些电路更进一步包含了移动通信、软体无线电、局域网络或广域网络的路由器芯片。从集成电路制作的角度而言，半导体工艺在过去四十年以来一直致力于尺寸的缩小，而此趋势仍然适用于当今科技。其中互补式金属氧化物半导体(CMOS)技术通常于数字功能及小尺寸上最为成熟，而双极型晶体管(bipolar transistor)则最常被应用于强调模拟功能的芯片上。然而，一直到十年前，产业科技一直无法在不损及经济考量且不影响运作功能的条件下结合数字及模拟于一单一芯片设计。单就此观点而言，小尺寸工艺以及置放数目更多的电阻及电容于一固定面积，将有效促进更先进的的电路设计，亦即，在固定或日益缩小的芯片面积上建构密度更高的电路元件。电路中公知的电容为平行板电容，运用高介电常数的材料诸如氧化硅、多晶硅氧化物、或由化学气相沉积形成的氮化硅当作介电层，该介电层夹在两电极板间。该两电极板可有许多组合及变化(例如金属-金属、多晶硅-多晶硅、金属-多晶硅、金属-扩散层、多晶硅-扩散层等。电路中公知的电阻为具有阻值的长条状材料，并具有接触电极和周围阻绝层。为了达到高电阻，高长宽比的长条状材料将被运用。习知的电阻及电容都奠基于平面/水平设计准则，该设计方法大量占用宝贵的芯片面积。为了解决此难题，新的垂直设计准则将揭露于本专利技术，并整合电阻及电容的元件结构。
技术实现思路
本专利技术的一目的为提供一种电路结构，特别是关于一可调变电阻或电容。根据本专利技术一实施例的一种电路结构，该电路结构包含一半导体基板；置于该基板内的一第一导电区；置于该第一导电区内的多个第二导电区及多个第三导电区；存在于该第一导电区及该第三导电区中间的一第一耗尽区；存在于该第二导电区及该第三导电区中间的一第二耗尽区；以及多个置于该第一导电区内的分隔区，分隔该多个第二导电区及第三导电区。其中该第一导电区、该多个第二导电区、该多个第三导电区、该第一耗尽区、该第二耗尽区，以及该多个分隔区形成一可调变电容或一可调变电阻。该电路结构的操作方法如下施加一第一电压于该分隔区，以控制该电路结构的电容或电阻。根据本专利技术另一实施例的一种电路结构，该电路结构包含一半导体基板；一置于该基板内的导电区；以及置于该导电区内、多个包含导体的分隔区，其中该导电区以及该多个分隔区形成一电容，该导电区以及该半导体基板形成一电阻。该电路结构的操作方法如下施加一第一电压于该分隔区的导体以控制该电路结构的电容或电阻。本专利技术的有益效果在于，本专利技术所揭示的电阻及电容不同于公知技术，惟于公知技艺中需要沉积相异的材料，故工艺中将有额外的光刻步骤。本专利技术利用金属氧化物半导体晶体管工艺中的离子布植技术达到垂直整合的电容电阻元件结构。本专利技术不但减低对芯片面积的需求，且工艺也相容于公知金属氧化物半导体晶体管领域。更有甚者，施加一外部电压于本电路结构将能够调变该结构的电容值和电阻值。附图说明图I显示本专利技术一实施例的电路结构剖面图，实现可调变的电阻或电容；图2显示本专利技术一实施例的电路结构俯视图，实现可调变的电阻或电容；图3显示本专利技术另一实施例的电路结构剖面图，实现一电阻或电容；以及图4显示本专利技术另一实施例的电路结构俯视图，实现一电阻或电容。 其中，附图标记说明如下10、30电路结构11,31半导体基板12,36浅沟槽隔离13第一导电区14,35分隔区15第二导电区16、34绝缘层17第三导电区18、32导体19第一耗尽区19;第二耗尽区20、40电路布局21第一导电区电极23第一导电区电极21'、23'、25'、41'、43'导电板33导电区41导体区电极具体实施例方式图I显示一根据本专利技术一实施例的电路结构10。该电路结构10包含具有浅沟槽隔离12的一半导体基板11，一置于该半导体基板11内的第一导电区13,置于该第一导电区13内的多个第二导电区15，置于该第一导电区13内的多个第三导电区17，及置于该第一导电区13内的多个分隔区14。该第一导电区13及该第三导电区17中间存在一第一耗尽区19，该第二导电区15及该第三导电区17中间存在一第二耗尽区19'。该多个分隔区14置于该第一导电区13内，分隔该多个第二导电区15及第三导电区17。根据本专利技术的一实施例，各分隔区14包含一导体18以及一绝缘层16，该绝缘层16将该第一导电区13、第二导电区15、及第三导电区17与该导体18分隔绝缘。根据本专利技术的一实施例，该第一导电区13、该第二导电区15、该第三导电区17、该第一耗尽区19、该第二耗尽区19'，以及该分隔区14形成一可调变电容。该第一导电区13及该第二导电区15可为具有同掺杂极性的扩散区；该第二导电区15及该第三导电区17可为具有不同掺杂极性的扩散区(例如，一扩散区为P型掺杂，而另一扩散区为N型掺杂)。根据本专利技术的一实施例，如图I所示，该第一耗尽区19形成于该第一导电区13与该第三导电区17之间；该第二耗尽区19'形成于该第二导电区15与该第三导电区17之间，此现象肇因于P-N接面的物理接触。在稳定状态下，由载子梯度造成的一扩散电流被一漂移电流所抵消。该漂移电流的产生是由于固定离子形成的电场所引发，而该固定离子亦是该扩散电流流动的结果，因此，在该P-N接面形成了一段载子含量相当低的耗尽区。该耗尽区的截面平行于该P-N接面，且相对应的截面积恰为该P-N接面的截面积；该耗尽区的长度垂直于该P-N接面的方向，并可通过一施加于该分隔区14上的该导体18的可变电压Vl控制其长短。值得注意的是，该耗尽区长度为该电容的厚度。于本专利技术中，三个外加电压施加于该电路结构10的不同区域 I) 一可变电压Vl施加在该分隔区14上的该导体18 ；2) 一固定操作电压V2施加在该第一导电区13 ;以及3) 一固定操作电压V3施加在该第二导电区15。图2显示一根据本专利技术一实施例的电路结构俯视图。一第一导电区电极21沿着出纸面方向垂直连接该第一导电区13与一导电板21',该导电板21'即作为一外加偏压的电极；一第二导电区电极23沿着出纸面方向垂直连接该第二导电区15与一导电板23'，该导电板23'即作为另一外加偏压的电极；任一该分隔区14上的该导体18直接接触一导电板25',该导电板25'即作为另一外加偏压的电极。如图2所示，在该电路结构10中当作量测电压及电容的两电极为该导电板2Γ及另一导电板23'，其中V2及V3分别施加于其上。如图I所示，根据本专利技术的一实施例，该第一导电区13及该第二导电区15由N型掺杂的半导体组成，而该第三导电区17由P型掺杂的半导体组成。当两固定操作电压V2及V3维持在一固定值，此时施加一可变电压Vl将会I)稍微增加第一耗尽区19及第二耗尽区19'的长度；或2)在该绝缘层16与该第三导电区17之间产生一极薄的反型层(deltainversionlayer)。根据外加电压Vl的极性及大小，上述第I种或第2种情况相应发生。该第一耗尽区19长度及该第二耗尽区19'长度的增加会造成V2及V3之间量测到的电容值下降本文档来自技高网...

【技术保护点】
一种电路结构，包含：一半导体基板；一第一导电区，置于该基板内；多个第二导电区，置于该第一导电区内；多个第三导电区，置于该第一导电区内并位于该多个第二导电区下方；一第一耗尽区，存在于该第一导电区及该第三导电区中间；一第二耗尽区，存在于该第二导电区及该第三导电区中间；以及多个分隔区，置于该第一导电区内，并分隔该多个第二导电区及第三导电区；其特征在于该第一导电区、该多个第二导电区、该多个第三导电区、该第一耗尽区、该第二耗尽区，以及该多个分隔区形成一可调变电容或一可调变电阻。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：章正欣，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：