超低电容瞬态电压抑制器件制造技术

本实用新型专利技术提供了一种超低电容瞬态电压抑制器件，包括：P+半导体衬底；P-外延层，位于P+半导体衬底上；P+隔离区，形成于P-外延层中并延伸至P+半导体衬底；TVS管N区，位于P+隔离区中；TVS管P区，与TVS管N区并列位于P+隔离区中；N-阱，位于P+隔离区之间的P-外延层中；上二极管P区，位于N-阱中；上二极管N区，与上二极管P区并列位于N-阱中；下二极管N区，位于P+隔离区之间的P-外延层中；下二极管P区，与下二极管N区并列位于P-外延层中；互连结构，位于P-外延层上。本实用新型专利技术能将上、下二极管和TVS管都集成在同一芯片上，实现低成本和高性能。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及半导体器件以及半导体工艺
，尤其涉及一种超低电容瞬态电压抑制器件。
技术介绍
瞬态电压抑制二极管(TVS,Transient Voltage Suppressor)又叫钳位二极管，是目前普遍使用的一种高效能电路保护器件，其外形与普通的二极管相同，但是却能够吸收高达数千瓦的浪涌功率，其主要特点是在反向应用条件下，当承受一个高能量的大脉冲时，其工作阻抗立即将至极低的导通值，从而允许大电流通过，同时把电压钳制在预定水平，一般的响应时间仅为10_12秒，因此可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。 传统的TVS 二极管基本都是稳压管类型的，制造工艺也比较简单，一般是在P+衬底/N+衬底上通过异型掺杂直接形成PN结。这种传统的TVS 二极管主要应用在消费类电子产品(如手机，PDA，MP3和数码相机等)中的数据端口，如键盘、侧键和电源线等，这是由于此类端口速度较慢，对TVS 二极管的电容要求不高，一般在30pF以上。但对于视频线路的保护，传统的TVS 二极管则不适合，这是由于视频数据线具有极高的数据传输率，(其数据传输率高达480M工业自动化网，有的视频数据传输率达到IG以上)，要求线路保护的TVS管电容极低，不能大于I. OpF,同时对ESD能力要求极高，不能低于12kV，因此必须要开发新型的超低电容TVS器件，在保持超低电容的同时具有较高的ESD能力，以一方面满足对静电防护的要求，另一方面满足对数据传输的完整性要求。目前市场上超低电容的TVS器件通常是将一个低电容二极管(又称为上二极管)11与一个传统稳压型TVS 二极管13串联，再与另外一个低电容二极管(又称为下二极管)12并联组合形成，如图I所示。从通道I/O对地GND的I-V曲线来看，图I所示的TVS器件的正、反向特性仍然相当于一个普通二极管，但系统线路的电容却大大低于相同电压下的单个TVS管的电容。组合而成的超低电容TVS器件，其通道I/O对地GND的电容值可以表示为 r - r+ G上二极管X Ctvs 卩ip- I下二极管T p I下二极管Tl上二极管I上二极管Itvs其中，胃和胃分别表示下二极管12和上二极管11的电容值，其值较小，Ctvs表示TVS 二极管13的电容值，其值要比前两者大一个数量级，所以上二极管11和TVS管13串联后，总的串联电容基本等同于上_极管11的电容。当通道I/O加正电位，地GND加负电位时由于下二极管12击穿电压较高，TVS管13击穿电压较低，所以TVS管13率先击穿，通道I/O对地GND的反向击穿电压可以表不为Vbe — Vf 上二极管+Vtvs其中Vf H胃为上二极管11的正向压降，Vtvs为TVS 二极管13的击穿电压。当通道I/O加负电位，地GND加正电位时由于上二极管11击穿电压较高，电流优先经过下二极管12的正向，通道I/O对地GND的正向压降可以表示为Vf — Vf 下二极管其中VfT:KS为下二极管12的正向压降，可见组合而成的超低电容TVS器件正、反向特性基本相当于一个普通二极管，其反向击穿电压主要受TVS管的击穿电压控制；电容主要受(±:_和CT:KS控制，所以为了实现超低电容，实际就是降低(±:_和CT:KS ；同时通道I/O对地GND的正、反方向ESD能力实际也是分别等同于上、下两个二极管的正向ESD能力(TVS管13的反向击穿电压较低，一般在3. 3-7. OV之间，其反向ESD能力很高，可以不予考虑)。所以为了实现高ESD能力，实际就是提高上、下两个二极管的正向ESD能力。由于硅集成工艺及成品率的原因，目前上述组合而成的超低电容TVS器件都是采用分离器件组合封装的形式，即上、下二极管11、12和TVS管13都是通过不同版图和工艺来实现，然后通过封装再组合在一起，这种技术不仅成本较高，而且器件的性能还会受到连 接导线材料性质的影响。所以需要寻找一种新的技术，能将上、下二极管11、12和TVS管13都集成在同一芯片上，实现低成本和高性能。
技术实现思路
本技术要解决的技术问题是提供一种超低电容瞬态电压抑制器件，将上、下二极管和TVS管都集成在同一芯片上，实现低成本和高性能。为解决上述技术问题，本技术提供了一种超低电容瞬态电压抑制器件，包括P+半导体衬底；P-外延层，位于所述P+半导体衬底上；P+隔离区，形成于所述P-外延层中并延伸至所述P+半导体衬底；一个或多个并列的TVS管N区，位于所述P+隔离区中；一个或多个并列的TVS管P区，与所述TVS管N区并列位于所述P+隔离区中；N-阱，位于所述P+隔离区之间的P-外延层中；一个或多个并列的上二极管P区，位于所述N-阱中；一个或多个并列的上二极管N区，与所述上二极管P区并列位于所述N-阱中；一个或多个并列的下二极管N区，位于所述P+隔离区之间的P-外延层中；一个或多个并列的下二极管P区，与所述下二极管N区并列位于所述P-外延层中；互连结构，位于所述P-外延层上，包括连接所述TVS管N区与上二极管N区的互连线、连接所述TVS管P区与下二极管P区的互连线，以及连接所述上二极管P区与下二极管N区的互连线。可选地，所述P+半导体衬底是电阻率为0. 005-0. 008 Q cm的P+硅衬底。可选地，所述P-外延层的电阻率为15-20 Q *011。可选地，P-外延层的厚度为7 15 iim。可选地，所述N-阱的掺杂浓度为lE17_lE19/cm3。可选地，所述瞬态电压抑制器件还包括N+埋层，位于所述N-阱下方的P-外延层中。可选地，所述多个上二极管P区与多个上二极管N区之间呈梳状插指排列，所述多个下二极管P区与多个下二极管N区之间呈梳状插指排列，所述多个TVS管P区与TVS管N区呈梳状插指排列。可选地，所述互连结构为叠层结构，包括依次位于所述P-外延层上的第一介质层、第一金属层、第二介质层、第二金属层以及钝化层。与现有技术相比，本技术具有以下优点本技术实施例的超低电容瞬态电压抑制器件中，将上二极管、下二极管以及TVS管都集成在同一 P+半导体衬底上,有利于实现低成本和高性能。此外，本实施例中，P+隔离区延伸至与P+半导体衬底接触,从而可以将P+半导体 衬底作为接地GND电极，无需从正面引出电极，不仅有利于减小芯片尺寸，而且还可以适用于多种不同的封装形式，另外将P+半导体衬底直接作为接地GND电极引出，可以减少封装时的I条金线，能够极大地降低成本。附图说明图I是现有技术中一种超低电容TVS器件的电路结构图；图2是本技术实施例的超低电容TVS器件的制造方法的流程示意图；图3至图10是本技术的第一实施例的超低电容TVS器件的形成方法中各步骤对应的剖面结构示意图；图11是本技术的第二实施例的超低电容TVS器件的剖面结构示意图；图12是本技术的第三实施例的超低电容TVS器件的剖面结构示意图；图13是图12的超低电容TVS器件的等效电路图。具体实施方式现有技术中，超低电容TVS器件中的上二极管、下二极管和TVS管都采用的是分立器件，成本较高，而且性能受到连接导线材料性质的影响。本技术实施例的超低电容瞬态电压抑制器件中，将上二极管、下二极管以及TVS管都集成在同一 P+半导体衬本文档来自技高网...

【技术保护点】
一种超低电容瞬态电压抑制器件，其特征在于，包括：P+半导体衬底；P？外延层，位于所述P+半导体衬底上；P+隔离区，形成于所述P？外延层中并延伸至所述P+半导体衬底；一个或多个并列的TVS管N区，位于所述P+隔离区中；一个或多个并列的TVS管P区，与所述TVS管N区并列位于所述P+隔离区中；N？阱，位于所述P+隔离区之间的P？外延层中；一个或多个并列的上二极管P区，位于所述N？阱中；一个或多个并列的上二极管N区，与所述上二极管P区并列位于所述N？阱中；一个或多个并列的下二极管N区，位于所述P+隔离区之间的P？外延层中；一个或多个并列的下二极管P区，与所述下二极管N区并列位于所述P？外延层中；互连结构，位于所述P？外延层上，包括连接所述TVS管N区与上二极管N区的互连线、连接所述TVS管P区与下二极管P区的互连线，以及连接所述上二极管P区与下二极管N区的互连线。

【技术特征摘要】
1.一种超低电容瞬态电压抑制器件，其特征在于，包括 P+半导体衬底； P-外延层,位于所述P+半导体衬底上； P+隔离区，形成于所述P-外延层中并延伸至所述P+半导体衬底； 一个或多个并列的TVS管N区，位于所述P+隔离区中； 一个或多个并列的TVS管P区，与所述TVS管N区并列位于所述P+隔离区中； N-讲，位于所述P+隔离区之间的P-外延层中； 一个或多个并列的上二极管P区，位于所述N-阱中； 一个或多个并列的上二极管N区，与所述上二极管P区并列位于所述N-阱中； 一个或多个并列的下二极管N区，位于所述P+隔离区之间的P-外延层中； 一个或多个并列的下二极管P区，与所述下二极管N区并列位于所述P-外延层中； 互连结构，位于所述P-外延层上，包括连接所述TVS管N区与上二极管N区的互连线、连接所述TVS管P区与下二极管P区的互连线，以及连接所述上二极管P区与下二极管N区的互连线。2.根据权利要求I所述的超低电容瞬态电压抑制器件，其特征在于，所述P+半导体衬底是电阻率为0. 005-0...

【专利技术属性】
技术研发人员：张常军，李昕华，陈向东，
申请(专利权)人：杭州士兰集成电路有限公司，杭州士兰微电子股份有限公司，
类型：实用新型
国别省市：