本发明专利技术公开了一种动态存储器的重刷新电路和方法，该重刷新电路包括控制器以及重刷新信号产生器。控制器传送自刷新启动信号。重刷新信号产生器依据自刷新启动信号以启动自刷新模式，重刷新信号产生器在自刷新模式被启动时，先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后，接着再针对该记忆胞阵列执行分配式重刷新动作。本发明专利技术可以提升动态存储器的可靠度。
【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
动态存储器(Dynamic Random Access Memory, DRAM)由于其架构的关系，需利用重刷新动作(refresh)来维持其记忆胞中所存储的数据的正确性。在公知技术中，重刷新动作可以通过所谓的丛发式(burst mode)的重刷新方式或是分配式(distribute mode)重刷新方式来进行。在动态存储器的自动重刷新(auto-refresh)阶段中，是采用丛发式的重刷新方式，而当其由自动重刷新阶段切换至自刷新(self-refresh)阶段时，重刷新动作则被切换成分配式重刷新方式来进行。请参照图1，图I为公知的动态存储器的重刷新状态的示意图。其中，当在时间T1时，动态存储器由自动重刷新阶段切换至自刷新阶段，并启动分配式重刷新模式。在分配式重刷新模式，动态存储器的每一条字元线(word line)是依据一个延迟时间来依序进行重刷新的。由于时间T1可能会随时发生，因此字元线Wn被重刷新的时间点与前一次进行丛发式重刷新动作BR的时间点，很容易产生间隔过长的情形，而导致字元线Wn上的记忆胞所存储的数据产生漏失的现象。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种动态存储器的重刷新电路及其重刷新方法，使动态存储器进入待机模式时，不会因过慢执行重刷新动作而造成存储数据的漏失。本专利技术提出一种动态存储器的重刷新电路，包括控制器及重刷新信号产生器。控 制器传送自刷新启动信号。重刷新信号产生器耦接控制器，依据自刷新启动信号以启动自刷新模式，重刷新信号产生器在自刷新模式被启动时，先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后，接着再针对该记忆胞阵列执行分配式重刷新动作。本专利技术提出一种动态存储器的重刷新方法，包括首先依据自刷新启动信号以启动自刷新模式。并在自刷新模式被启动时，先针对动态存储器的记忆胞阵列执行丛发式重刷新动作后，接着再针对记忆胞阵列执行分配式重刷新动作。本专利技术的有益效果在于，基于上述，本专利技术利用在动态存储器进入自刷新模式时，先行执行丛发式重刷新动作，再进行分配式重刷新动作。如此一来，可避免在进入自刷新模式时，字元线Wn被重刷新的时间点与前次丛发式重刷新动作BR发生的时间点间隔过久，而导致字元线Wn上记忆胞存储的数据因未及时被重刷新而产生漏失的问题，进以提升动态存储器的可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明。附图说明图I为公知的动态存储器的重刷新状态的示意图。图2为本专利技术动态存储器的重刷新电路一实施例的示意图。图3为本专利技术实施例的动态存储器的重刷新电路的重刷新动作波形图。图4为本专利技术重刷新信号产生器一实施例的示意图。图5为本专利技术动态存储器的重刷新方法一实施例的流程图。图6为本专利技术动态存储器的重刷新方法一实施例的流程图。其中，附图标记说明如下200:重刷新电路 210:控制器220:重刷新信号产生器230 :记忆胞阵列221 :重刷新信号产生电路222:计时电路223 :重刷新计数电路FS :重刷新信号RTRI :重刷新触发信号SREN :自刷新启动信号STCTRL :计时临界值控制信号Td:延迟时间td:时间点的距离Wn :字元线STEN :致能信号T1JsJb1 Tbn :时间BKBR1 :丛发式的重刷新动作S510 S520、S610 S670 :重刷新方法的步骤具体实施例方式请参照图2，图2为本专利技术动态存储器的重刷新电路一实施例的示意图。重刷新电路200包括控制器210及重刷新信号产生器220。控制器210耦接重刷新信号产生器220。控制器210用以在当动态存储器要进入自刷新模式时，传送自刷新启动信号SREN至重刷新信号产生器220。重刷新信号产生器220接收自刷新启动信号SREN后，依据自刷新启动信号SREN来启动自刷新模式，并在自刷新模式被启动后，先针对动态存储器的记忆胞阵列230执行丛发式重刷新动作。在丛发式重刷新动作完成后，重刷新信号产生器220会计算一个延迟时间，并在一个延迟时间后，针对动态存储器其中的一个位元线(例如第一条位元线)进行重刷新动作。接着，重刷新信号产生器220继续下一个延迟时间的计数，并在下一个延迟时间后，针对动态存储器的其中的另一个位元线(例如第二条位元线)进行重刷新动作。需注意的是，在进行分配式的重刷新动作时，上述的延迟时间是固定的。而延迟时间的设定，可依据动态存储器的规格中所制定的位元线需要进行重刷新的时间距离来计算获得。简单来说，同一条位元线进行两次重刷新的时间距离不能超过规格所订定的最大值。请同时参照图2及图3，其中图3为本专利技术动态存储器的重刷新电路一实施例的重刷新动作波形图。其中在时间点Ts时，控制器210发送自刷新启动信号SREN至重刷新信号产生器220，重刷新信号产生器220并据以启动自刷新模式。紧接着重刷新信号产生器220先产生重刷新信号并将其传送至记忆胞阵列230以针对记忆胞阵列230执行丛发式重刷新动作BR115在完成丛发式重刷新动作BR1后，重刷新信号产生器220并在每隔一个延迟时间Td后的多个时间点Tb1 Tbn，来依序对记忆胞阵列230中不同的单一条字元线进行重刷新的动作，即对记忆胞阵列230执行分配式重刷新动作。由图3可知，由于在自刷新模式被启动后，本实施例的重刷新电路200立即先对动态存储器的记忆胞阵列230执行丛发式的重刷新动作BR115因此，不管自刷新模式被启动的时间点Ts发生在何时，都不会因为后续分配式重刷新动作发生的时间点Tbl Tbn过晚，而出现记忆胞阵列230中有位元线因来不及进行重刷新动作，使其上记忆胞的数据发生衰减而导致漏失的现象。·请参照图4，图4为本专利技术重刷新信号产生器一实施例的示意图。重刷新信号产生器220包括重刷新信号产生电路221、计时电路222以及重刷新计数电路223。重刷新信号产生电路221耦接于控制器220及记忆胞阵列230间。重刷新信号产生电路接收自刷新启动信号SREN以启动自刷新模式。另外，重刷新信号产生电路221还依据重刷新触发信号RTRI发送重刷新信号FS以重刷新记忆胞阵列230。计时电路222耦接至重刷新信号产生电路221。在自刷新模式启动时，计时电路222进行计时动作，并依据比较计时动作的计时结果以及计时临界值来产生重刷新触发信号RTRI。重刷新计数电路223耦接计时电路222。重刷新计数电路223接收并依据重刷新触发信号RTRI以产生计时临界值控制信号STCTRL以改变计时临界值。具体来说，当重刷新信号产生电路221接收到自刷新启动信号SREN，重刷新信号产生电路221依据自刷新启动信号SREN来启动自刷新模式。同时，重刷新信号产生电路221在自刷新模式被启动时，会通过致能信号STEN来启动计时电路222的计时功能。计时电路222则依据计时的结果以及计时临界值来产生重刷新触发信号RTRI。由于在本专利技术的实施例中，此时必须先执行一次性的丛发式重刷新动作，因此，此时的计时临界值是一个预先设定好，且很小的数值。也就是说，重刷新触发信号RTRI可以很快速的被产生。而重刷新信号产生电路221则可以依据快速产生的重刷新触发信号RTRI来对应产生重刷新信号FS以快速的重刷新存储器阵列230上的每一个字元本文档来自技高网...
【技术保护点】
一种动态存储器的重刷新电路，包括：一控制器，传送一自刷新启动信号；以及一重刷新信号产生器，耦接该控制器，依据该自刷新启动信号以启动一自刷新模式，该重刷新信号产生器在该自刷新模式被启动时，先针对该动态存储器的一记忆胞阵列执行一丛发式重刷新动作后，接着再针对该记忆胞阵列执行一分配式重刷新动作。
【技术特征摘要】
【专利技术属性】
技术研发人员：林哲民，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。