具有唤醒单元的半导体装置制造方法及图纸

公开了具有唤醒单元的半导体装置。一种具有低功耗模式的半导体装置，包括：与接口焊盘相关联的缓冲器电路；电源管理控制器（PMC），用于将该装置的部分从该低功耗模式唤醒的唤醒单元。通过维护与该PMC相关联的上电复位（POR）信号将该缓冲器电路禁用在该低功耗模式中。生成唤醒信号并提供至来自与该缓冲器电路相关联的模拟电源供应的唤醒单元。

【技术实现步骤摘要】
具有唤醒单元的半导体装置专利技术背景本专利技术涉及半导体装置，更具体地，涉及包括设计用于多种封装类型和使用各种引脚数量封装的SOC电路的片上系统（SOC）半导体装置的低功耗唤醒架构。微控制器单元（MCU），如通常用于SOC上的那些，具有包括用于该SOC核的主要部分的电源选通的低功耗模式。为了退出该低功耗模式，通常外部唤醒源通过该SOC的输入/输出（I/O）焊盘将唤醒信号提供至该SOC。该I/O焊盘包括I/O缓冲器，用来驱动负载的和/或用来提供针对如静电放电（ESD）的外部振动的隔离。图1示出了与I/O焊盘（未图示）相关联的常见缓冲器电路10，其具有输入缓冲器11，接收来自该I/O的输入信号并生成唤醒路径信号（Ipp_ind）。将到该缓冲器电路10的输入信号（Ipp_do）通过输出缓冲器或驱动器12进行路由。该缓冲器电路10也接收上电复位（POR）信号。然而，该POR信号独立于普通POR信号，将这个独立POR信号提供至连接芯片唤醒电路的缓冲器电路。在低功耗模式中该独立POR信号未激活。在低功耗模式中可禁用该输出缓冲器12，但是通过保持该核供应到该输入缓冲器11激活以使能该唤醒路径来使得输入缓冲器11保持使能，其被示为到该缓冲器电路10的“核供应打开”输入。为了运行，到该缓冲器电路10的IO供应同样打开，示为“IO供应打开”。然而，保持该输入缓冲器11激活增加了显著的功率消耗，其在较大电路中能够占用额外5-10μA的电流。在处于低功耗模式中将该核供应提供到输入缓冲器的需求也表示了物理设计消耗，因为必须将总是打开的电源供应路由到选择的焊盘/缓冲器。为了最小化缩短的风险并避免电流泄漏，用于焊盘/缓冲器的电源供应的布局和设计应独立于在低功耗模式下可能是关闭的电源供应。然而，该需求增加了焊盘环的复杂度，因为需要提供独立的供应轨迹以支持这些焊盘/缓冲器。也可能需要定制的黏连逻辑用于不同的焊盘环组件。而且，对于使用通用I/O库所设计的电路，这样的定制逻辑需求可能无法获得。因此，期望的是具有一种不需要将I/O焊盘保留在总是打开状态的用于半导体装置的低功耗架构。将进一步期望的是能够移除将核电源供应提供至这些I/O焊盘的需求。附图简要说明当结合这些附图进行阅读时，将更好地理解到优选实施方案的后续具体说明。本专利技术通过示例的方式进行描述而不是由其中相同标记指示类似元件的这些附图所限制。应当理解，这些图不是按比例的并已经被简化以便于理解本专利技术。图1是常见I/O焊盘缓冲器电路的原理电路图；图2是依照本专利技术的一实施方案的具有唤醒路径的I/O焊盘缓冲器电路的原理电路图；图3是依照本专利技术的实施方案的唤醒架构的原理方框图；和图4是依照本专利技术的实施方案的多种封装装置的唤醒架构的原理方框图；和图5是示出了与图4的唤醒架构相关联的用于唤醒选通信号的解码逻辑的表。专利技术具体描述根据一专利技术，本专利技术提供了一种半导体装置，具有低功耗模式并包括至少一个接口焊盘，电源管理控制器（PMC）和用于唤醒来自所述低功耗模式的所述装置的至少一部分的唤醒单元，其中通过维护与所述PMC相关联的上电复位（POR）信号来将焊盘禁用在所述低功耗模式中，其中将唤醒路径提供至来自与所述至少一个接口焊盘相关联的模拟电源供应的所述唤醒单元。该半导体装置可包括片上系统（SOC）装置。可通过高到低电平位移器将该唤醒信号应用到该唤醒单元。可通过指示与封装相关联数据的选通信号来选通该唤醒信号。可从适合存储与该半导体装置相关联的封装数据的闪存获取该选通信号。可将该唤醒信号和该选通信号应用到逻辑与门的各个输入。可通过低到高电平位移器将该选通信号应用到该与门。可通过高到低电平位移器将该与门的输出应用到该唤醒单元。根据本专利技术的另一方面，将一种生成唤醒信号的方法提供至与半导体装置相关联的唤醒单元，所述半导体装置具有低功耗模式并包括至少一个接口焊盘，电源管理控制器（PMC）和所述唤醒单元。该方法包括下列步骤：维护与所述PMC相关联的上电复位（POR）信号，从与所述至少一个接口焊盘相关联的模拟电源供应生成所述唤醒信号。参照图2，示出了依照本专利技术实施方案的与I/O焊盘（未图示）相关联的缓冲器电路20。类似该常见的缓冲器电路10，该缓冲器电路20包括输入缓冲器21，接收来自该焊盘的输入信号并将信号lpp_ind输出到唤醒单元（未图示），输出缓冲器22，接收内部信号lpp_do并生成到该焊盘的输出信号。通过向连接到该缓冲器电路20的I/O焊盘维护该上电复位（POR）信号可禁用到该缓冲器电路20的电源。当缓冲器电路20处于该禁用或低功耗模式，该核供应是关闭或浮动的。在该禁用或低功耗模式中，不需要将与该I/O焊盘相关联的控制信号选通到处于特定或安全状态电平。这可能减少了实施门数量缩减的相关联焊盘的路由复杂度。由于该缓冲器电路20的核电源供应是关闭的，使用替换信号用来唤醒该系统。可通过来自该相关联焊盘的直接电阻路径来获得该替换信号。在本专利技术的该实施方案中，可通过电阻R1（如200欧姆）来传播唤醒信号23（Pad_res）。该唤醒信号23（Pad_res）的电压可比较于在该I/O焊盘处的模拟供应电压（如，3.3到5伏），因此优选地，在应用到唤醒单元之前将该唤醒信号23位移到核供应电平电压（如，1.2伏）。因而，用于该缓冲器电路20的POR信号可能是用于所有该I/O焊盘缓冲器电路的同一POR信号，而对于该常用的缓冲器电路10，需要独立的POR信号用来唤醒缓冲器电路。图3示出了用于该缓冲器电路20的唤醒路径，其包括电平位移器31和唤醒单元32。将来自该缓冲器电路20的电阻R1的唤醒信号23提供至电平位移该唤醒信号23的电平位移器31。该电平位移器31可能是DC电平位移电路。该电平位移电路31可包括基于DC位移电路的运算放大器等。将该电平位移电路31的输出应用到该唤醒单元32。如以上讨论的一样，可将单个SOC装置用于包括使用各种引脚数量的封装的多种封装中。例如，在一些封装中，这些焊盘的许多可能是非结合的（即没有任何连接到该焊盘的结合线），其可能引起相应唤醒线浮动。非结合焊盘也可能增加在相关联电平位移器中的功能电流。为了避免在该电平位移器中的电流问题，期望将唤醒信号隔离所述非结合焊盘。可通过访问相关联微控制器单元（MCU）的闪存中的装置选项来访问存储在该闪存中的封装相关联信息或数据。可使用该封装数据用来阻塞某些功能，尽管这些选项一般不为终端用户所访问。在本专利技术的一实施方案中，从该闪存读取该封装数据，解码，并用来隔离未用在特定封装中的焊盘唤醒信号。图4是用于可以多种封装类型（如，参照下面图5所讨论的封装类型176，208，324）组装的单个模具SOC装置的低功耗构架的原理方框图。在图4的实施方案中，该缓冲器电路20连接到未使用或未结合焊盘并具有由该焊盘相关联模拟电源供应所生成的唤醒信号23。为了隔离该唤醒信号，由于其与未结合焊盘相关联，从该闪存读出封装信息并提供至解码逻辑41，随后解码并用于与门42的输入。该与门42的输出用于选通提供至该唤醒单元32的唤醒信号23。如先前讨论的一样，该唤醒信号可能在提供至该唤醒单元32之前被电平位移，如使用该电平位移器31。在提供至与门42之前也可能使用水平位移器43对该已解码封装信息水平本文档来自技高网...

【技术保护点】
一种具有低功耗模式的半导体装置，包括：至少一个接口焊盘；耦合所述接口焊盘的电源管理控制器（PMC）；和唤醒单元，其用于将所述半导体装置的至少一部分从所述低功耗模式唤醒，其中通过维护与所述PMC相关联的上电复位（PoR）信号来将焊盘禁用在所述低功耗模式中，以及其中生成唤醒信号至来自与所述至少一个接口焊盘相关联的模拟电源供应的所述唤醒单元。

【技术特征摘要】
2011.08.20 US 13/214,1641.一种具有低功耗模式的半导体装置，包括：至少一个接口焊盘；耦合所述接口焊盘的电源管理控制器(PMC)；和唤醒单元，其用于将所述半导体装置的至少一部分从所述低功耗模式唤醒，其中通过维护与所述PMC相关联的上电复位(PoR)信号来将焊盘禁用在所述低功耗模式中，以及其中生成唤醒信号至来自与所述至少一个接口焊盘相关联的模拟电源供应的所述唤醒单元；其中通过高到低电平位移器将唤醒信号从模拟供应电压电平位移到核供应电平电压来将所述唤醒信号用于所述唤醒单元。2.如权利要求1所述的半导体装置，其中所述半导体装置包括片上系统(SoC)装置。3.如权利要求1所述的半导体装置，其中通过指示封装相关联数据的选通信号来选通所述唤醒信号。4.如权利要求3所述的半导体装置，其中从适合存储与所述半导体装置相关联的多种封装数据的闪存获取所述选通信号。5.如权利要求3所述的半导体装置，其中将所述唤醒信号和所述选通信号用于逻辑与门的各个输入。6.如权利要求5所述的半导体装置，其中通过低到高电平位移器将所述选通信号用于所述与门。7.如权利要求5所述的半导体装置，其中将所述与门的输出用于所述唤醒单元。8.如权...

【专利技术属性】
技术研发人员：舒布哈·辛格，库马尔·阿比希舍克，穆凯什·班萨尔，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：