用于混合信号集成电路的可测性电路制造技术

用于混合信号集成电路的可测性电路，属于电路测试领域，本发明专利技术为解决现有混合信号集成电路的测试电路所需外部引脚数量多，导致测试成本高昂的问题。本发明专利技术所述用于混合信号集成电路的可测性电路，它包括测试使能模块、测试电源和偏置电流产生模块和测试模块，外部输入信号VT_IN同时给测试使能模块和测试模块，测试使能模块为测试电源和偏置电流产生模块提供测试使能信号EN_N，测试电源和偏置电流产生模块为测试模块提供测试电源VS_EN和偏置电流IS_EN，测试模块输出测试结果，测试使能模块接收VREF1、VREF2、VREF3、IB1、IB2、VB_N和VB_P，测试电源和偏置电流产生模块接收VREF4和IB3。

【技术实现步骤摘要】

本专利技术涉及用于混合信号集成电路的可测性电路，属于电路测试领域。
技术介绍
随着集成电路技术的不断发展，集成电路加工的特征尺寸不断缩小，其规模和集成度也不断提高，包括模拟、数字和射频等多个电路模块的片上系统(SOC)得到了广泛的应用。混合信号集成电路作为现实世界和数字处理芯片之间的接口，其性能指标和功耗已经成为了限制SOC高速发展的瓶颈。混合信号·集成电路的输入激励和输出响应多数都是连续的信号，很难做简单的量化，而且其内部的电路参数具有很大的离散性，这些器件参数的离散性会导致输出响应出现偏差或者部分电路模块无法正常工作，即电路故障。由于缺少统一的故障模型以及各功能模块可分解性差等问题，因此混合信号集成电路的测试和故障诊断的复杂性要远高于数字电路，其测试成本已经超过了制造成本的30%，而且还有继续升高的趋势。为了提高混合信号集成电路的故障诊断能力，文献中先后提出了“故障字典法”、“元件参数辨识法”和“故障验证法”以及其他多种应用神经网络和小波分析技术的模拟电路故障诊断方法，每种方法都各有其相对的优缺点，但是都需要基于数字处理芯片(DSP)的自动测试仪(ATE)来进行性能的测试，利用DSP的计算和模型能力来提高测试的速度和精度。但是基于DSP的ATE也有成本高昂、对测试人员要求高等缺点。混合信号集成电路的测试成本主要来自于管脚数量。假设待测电路(Device Under Test，简称DUT)共有η个测试节点VT(irVT(n)，如图I所示，传统混合信号集成电路的测试方法是在DUT的每一个测试节点都留一个与外界连接的测试PAD (测试引脚)。这些测试PAD既增加了测试成本，也提高了芯片面积。
技术实现思路
本专利技术目的是为了解决现有混合信号集成电路的测试电路所需的外部引脚数量多，导致测试成本高昂、对测试人员要求高的问题，提供了一种用于混合信号集成电路的可测性电路。本专利技术所述用于混合信号集成电路的可测性电路，它包括测试使能模块、测试电源和偏置电流产生模块和测试模块，外部输入信号VT_IN同时给测试使能模块和测试模块，测试使能模块为测试电源和偏置电流产生模块提供测试使能信号EN_N，测试电源和偏置电流产生模块为测试模块提供测试电源VS_EN和偏置电流IS_EN，测试模块输出测试结果VT_0UT，测试使能模块还接收待测电路提供的参考电压VREFl、VREF2和VREF3，测试使能模块还接收待测电路提供的偏置电流IBl和IB2，测试使能模块还接收待测电路提供的偏置电压VB_N和VB_P，测试电源和偏置电流产生模块还接收待测电路提供的参考电压VREF4和偏置电流IB3，测试模块还接收待测电路的η个测试节点的电压信号VT (I)至VT (η)和时钟信号CK。测试使能模块包括窗口比较器、第三NMOS晶体管丽3、电阻Rp电阻R2、电阻R3、第一比较器Cl、第一反相器II、第二反相器12、第一或非门01、第二或非门02和与非门Al ； 第一比较器Cl的同相输入端连接外部输入信号VT_IN，第一比较器Cl的反相输入端连接待测电路提供的参考电压VREF3，第一比较器Cl的输出端V0_C1连接第一反相器Il的输入端，第一反相器Il的输出端连接与非门Al的一个输入端；电阻R1的一端和电阻R3的一端都连接电源VDD，电阻R1的另一端连接电阻R2的一端，电阻R2的另一端连接电源GND ； 第三NMOS晶体管丽3的漏极连接电阻R3的另一端，第三NMOS晶体管丽3的栅极连接电阻R1和R2的公共端，第三NMOS晶体管丽3的源极连接电源GND ；第二反相器12的输入端连接电阻R3和第三NMOS晶体管丽3的公共节点V0_ST，第二反相器12的输出端连接与非门Al的另一输入端，第一与非门Al的输出端连接第二或非门02的一个输入端；窗口比较器的第一个输入端连接外部输入信号VT_IN，窗口比较器的第二个输入端连接待测电路提供的参考电压VREF1，窗口比较器的第三个输入端连接待测电路提供的参考电压VREF2，窗口比较器的第四个输入端连接待测电路提供的偏置电压VB_N，窗口比较器的第五个输入端连接待测电路提供的偏置电压VB_P，窗口比较器的输出端V0_WIN连接第一或非门01的一个输入端，第一或非门01的另一个输入端连接测试使能模块输出的测试使能信号EN_N，第一或非门01的输出端连接第二或非门02的另一个输入端，第二或非门02的输出端连接测试使能模块输出的测试使能信号EN_N。窗口比较器包括第一电流源IB1、第二电流源IB2、第一 PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第一NMOS晶体管MNl和第二 NMOS晶体管MN2，第一电流源的一端连接电源VDD，第一电流源的另一端、第一PMOS晶体管MPl源极和第二 PMOS晶体管MP2源极均连接至公共节点VNl ；第一 PMOS晶体管MPl的栅极连接外部输入信号VT_IN，第一 PMOS晶体管MPl的漏极连接GND ；第二 PMOS晶体管MP2的栅极连接待测电路提供的参考电压VREF2，第二 PMOS晶体管MP2的漏极同时连接第一 NMOS晶体管丽I的漏极和第三PMOS晶体管MP3的漏极；第一 NMOS晶体管MNl的栅极连接待测电路提供的偏置电压VB_N，第一 NMOS晶体管MNl的源极连接GND，第一 NMOS晶体管MNl的漏极、第二 PMOS晶体管MP2的漏极和第三PMOS晶体管MP3的漏极均连接至公共节点VN3 ；第二电流源的一端连接电源VDD，第二电流源的另一端、第三PMOS晶体管MP3的源极和第四PMOS晶体管MP4的源极均连接至公共节点VN2 ；第三PMOS晶体管MP3的栅极连接外部输入信号VT_IN ； 第四PMOS晶体管MP4的栅极连接待测电路提供的参考电压VREFl，第四PMOS晶体管MP4的漏极连接GND ；第五PMOS晶体管MP5的源极连接电源VDD，第五PMOS晶体管MP5的栅极连接待测电路提供的偏置电压VB_P，第五PMOS晶体管MP5的漏极连接第二 NMOS晶体管丽2的漏极；第二 NMOS晶体管MN2的栅极连接第一 NMOS晶体管MNl的漏极，第二 NMOS晶体管MN2的源极连接GND ； 第五PMOS晶体管MP5和第二 NMOS晶体管丽2的公共端引出窗口比较器的输出端V0_WIN。测试电源和偏置电流产生模块包括第三电流源、第三反相器13、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第四NMOS晶体管MN4、第五NMOS晶体管MN5、第六NMOS晶体管MN6、第七NMOS晶体管MN7、电阻R4和电容C ；第三电流源的一端连接VDD，第三电流源的另一端连接第四NMOS晶体管MN4的漏极；第四NMOS晶体管MN4的栅极连接测试使能模块输出的测试使能信号EN_N，第四NMOS晶体管MN4的源极同时连接第五NMOS晶体管丽5的漏极和栅极，第五NMOS晶体管丽5的源极连接GND ；第三反相器13的输入端连接测试使能模块输出的测试使能信号EN_N，第三反相器13的输出端EN_P连接第六PMOS晶体管MP6的栅极；第六PMOS晶体管MP6的源极连接电源VDD，第六PM本文档来自技高网...

【技术保护点】
用于混合信号集成电路的可测性电路，其特征在于，它包括测试使能模块（1）、测试电源和偏置电流产生模块（2）和测试模块（3），外部输入信号VT_IN同时给测试使能模块（1）和测试模块（3），测试使能模块（1）为测试电源和偏置电流产生模块（2）提供测试使能信号EN_N，测试电源和偏置电流产生模块（2）为测试模块（3）提供测试电源VS_EN和偏置电流IS_EN，测试模块（3）输出测试结果VT_OUT，测试使能模块（1）还接收待测电路提供的参考电压VREF1、VREF2和VREF3，测试使能模块（1）还接收待测电路提供的偏置电流IB1和IB2，测试使能模块（1）还接收待测电路提供的偏置电压VB_N和VB_P，测试电源和偏置电流产生模块（2）还接收待测电路提供的参考电压VREF4和偏置电流IB3，测试模块（3）还接收待测电路的n个测试节点的电压信号VT（1）至VT（n）和时钟信号CK。

【技术特征摘要】
1.用于混合信号集成电路的可测性电路，其特征在于，它包括测试使能模块(I)、测试电源和偏置电流产生模块(2)和测试模块(3)，外部输入信号VT_IN同时给测试使能模块(I)和测试模块(3)，测试使能模块(I)为测试电源和偏置电流产生模块(2)提供测试使能信号EN_N，测试电源和偏置电流产生模块(2)为测试模块(3)提供测试电源VS_EN和偏置电流IS_EN，测试模块(3)输出测试结果VT_OUT,测试使能模块(I)还接收待测电路提供的参考电压VREF1、VREF2和VREF3，测试使能模块(I)还接收待测电路提供的偏置电流IBl和IB2，测试使能模块(I)还接收待测电路提供的偏置电压VB_N和VB_P，测试电源和偏置电流产生模块(2 )还接收待测电路提供的参考电压VREF4和偏置电流IB3，测试模块(3)还接收待测电路的η个测试节点的电压信号VT(I)至VT (η)和时钟信号CK。2.根据权利要求I所述用于混合信号集成电路的可测性电路，其特征在于，测试使能模块(I)包括窗口比较器(1-1)、第三NMOS晶体管丽3、电阻R1、电阻R2、电阻R3、第一比较器Cl、第一反相器II、第二反相器12、第一或非门01、第二或非门02和与非门Al ；第一比较器Cl的同相输入端连接外部输入信号VT_IN,第一比较器Cl的反相输入端连接待测电路提供的参考电压VREF3，第一比较器Cl的输出端V0_C1连接第一反相器Il的输入端，第一反相器Il的输出端连接与非门Al的一个输入端；电阻R1的一端和电阻R3的一端都连接电源VDD，电阻R1的另一端连接电阻R2的一端，电阻R2的另一端连接电源GND ；第三NMOS晶体管丽3的漏极连接电阻R3的另一端，第三WOS晶体管丽3的栅极连接电阻R1和R2的公共端，第三NMOS晶体管丽3的源极连接电源GND ；第二反相器12的输入端连接电阻R3和第三NMOS晶体管丽3的公共节点V0_ST，第二反相器12的输出端连接与非门Al的另一输入端，第一与非门Al的输出端连接第二或非门02的一个输入端；窗口比较器(1-1)的第一个输入端连接外部输入信号VT_IN,窗口比较器(1-1)的第二个输入端连接待测电路提供的参考电压VREF1，窗口比较器(1-1)的第三个输入端连接待测电路提供的参考电压VREF2，窗口比较器(1-1)的第四个输入端连接待测电路提供的偏置电压VB_N，窗口比较器(1-1)的第五个输入端连接待测电路提供的偏置电压VB_P，窗口比较器(1-1)的输出端V0_WIN连接第一或非门01的一个输入端，第一或非门01的另一个输入端连接测试使能模块(I)输出的测试使能信号EN_N，第一或非门01的输出端连接第二或非门02的另一个输入端，第二或非门02的输出端连接测试使能模块(I)输出的测试使能信号EN_N。3.根据权利要求2所述用于混合信号集成电路的可测性电路，其特征在于，窗口比较器(1-1)包括第一电流源、第二电流源、第一 PMOS晶体管MP1、第二 PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第一 NMOS晶体管MNl和第二 NMOS晶体管丽2，第一电流源的一端连接电源VDD，第一电流源的另一端、第一PMOS晶体管MPl源极和第二 PMOS晶体管MP2源极均连接至公共节点VNl ；第一 PMOS晶体管MPl的栅极连接外部输入信号VT_IN，第一 PMOS晶体管MPl的漏极连接 GND ；第二 PMOS晶体管MP2的栅极连接待测电路提供的参考电压VREF2，第二 PMOS晶体管MP2的漏极同时连接第一 NMOS晶体管丽I的漏极和第三PMOS晶体管MP3的漏极；第一 NMOS晶体管丽I的栅极连接待测电路提供的偏置电压VB_N，第一 NMOS晶体管丽I的源极连接GND，第一 NMOS晶体管丽I的漏极、第二 PMOS晶体管MP2的漏极和第三PMOS晶体管MP3的漏极均连接至公共节点VN3 ；第二电流源的一端连接电源VDD，第二电流源的另一端、第三PMOS晶体管MP3的源极和第四PMOS晶体管MP4的源极均连接至公共节点VN2 ；第三PMOS晶体管MP3的栅极连接外部输入信号VT_IN ；第四PMOS晶体管MP4的栅极连接待测电路提供的参考电压VREF1，第四PMOS晶体管MP4的漏极连接GND ；第五PMOS晶体管MP5的源极连接电源VDD，第五PMOS晶体管MP5的栅极连接待测电路提供的偏置电压VB_P，第五PMOS晶体管MP5的漏极连接第二 NMOS晶体管丽2的漏极；第二 NMO...

【专利技术属性】
技术研发人员：李景虎，张远燚，王建，
申请(专利权)人：福建一丁芯光通信科技有限公司，
类型：发明
国别省市：