一种低压差线性稳压器制造技术

本实用新型专利技术提供的一种低压差线性稳压器(LDO)，所述LDO包括电源抑制比(PSRR)提高电路和低压差稳压电路，所述PSRR提高电路在输入电压有高频小信号时，放大所述高频小信号，并传送至低压差稳压电路的输出增益节点，增加低压差稳压电路的增益；通过本实用新型专利技术的方案，能够在不影响低压差稳压电路的零/极点的情况下，提高LDO在输入电压有高频小信号时的PSRR，特别是在小信号频率高于100KHz时，LDO的PSRR提高更为显著。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及低压差线性稳压技术，尤其涉及一种低压差线性稳压器(LD0，LowDropout regulator)。
技术介绍
在输入电压与输出电压很接近的时候，通常会选用LDO进行直流变直流(DC-DC)的转换。目前的LDO—般只保证在输入电压的小信号频率低于IOKHz时，电源抑制比(PSRR)达到50dB以上，而当输入电压的小信号频率高于IOOKHz时，PSRR往往下降到40dB以下。图I为一种LD0,如图I所示，误差放大器(EA, Error Amplifier)的正输入端接收参考电压Vref，负输入端连接分压电阻Rl与采样电阻R2的相连处，输出端连接作为调整管的N型金属氧化物半导体场效应晶体管(NMOS, N-Metal-Oxid-Semiconductor) NI的栅极，NMOS NI的源极接地，漏极连接P型金属氧化物半导体场效应晶体管(PM0S，P-Metal-Oxid-Semiconductor)P3 的栅极和漏极、以及 PMOS P4 的栅极，所述 PMOS P3 和PMOS P4连接成共源共栅的电流镜，PMOS P4的漏极连接分压电阻R1，并作为输出端连接负载，这里，负载为电容Cload和电阻Rload。图I所示LDO在工作时，EA放大参考电压Vref与采样电阻R2的采样电压的差值，根据该差值对NMOS NI的压降进行控制，由于PMOS P3和PM0SP4连接成共源共栅的电流镜，从而对输出端的电压进行控制，也即控制负载电流Iload。但是，该LDO在输入电压的小信号频率高于IOOKHz时，PSRR往往达不到理想的要求，特别是在负载电流Iload为ImA或10mA、输入电压的小信号频率高于100KH时，PSRR下降幅度过大，无法满足设计需要。
技术实现思路
为解决现有技术存在的问题，本技术的主要目的在于提供一种LD0。为达到上述目的，本技术的技术方案是这样实现的本技术提供的一种LD0，该LDO包括在输入电压有高频小信号时，将所述高频小信号放大并传送至低压差稳压电路的输出增益节点，增加低压差稳压电路的增益的PSRR提高电路；调节输入电流并产生稳定的输出电压的低压差稳压电路。本技术实施例通过PSRR提高电路和低压差稳压电路，能够在不影响低压差稳压电路的零/极点的情况下，提高LDO在输入电压有高频小信号时的PSRR，特别是在小信号频率高于IOOKHz时，LDO的PSRR提高更为显著。附图说明图I为现有技术中LDO的结构示意图；图2为本技术实施例提供的LDO的结构示意图；图3为本技术图2所示实施例的具体电路示意图；图4为本技术对没有PSRR提高电路的LDO和有PSRR提高电路的LDO进行PSRR测试的结构示意图。具体实施方式本技术的基本思想是在LDO中 设置PSRR提高电路，在输入电压有高频小信号时，所述PSRR提高电路放大所述高频小信号，并传送至低压差稳压电路的输出增益节点，增加低压差稳压电路的增益，从而提高LDO的PSRR。这里，所述高频小信号是指频率高于IOOKHz的小信号。下面通过附图及具体实施例对本技术做进一步的详细说明。本技术实施例提供的一种LD0，如图2所示，该LDO包括PSRR提高电路21和低压差稳压电路22，其中，PSRR提高电路21，配置为在输入电压有高频小信号时，放大所述高频小信号，并传送至低压差稳压电路22的输出增益节点，增加低压差稳压电路22的增益；低压差稳压电路22，配置为对输入电流进行调节，产生低压差的、稳定的输出电压；所述PSRR提高电路21包括配置有RC滤波器的第一电流镜211，所述第一电流镜211包括第一分支电路31、RC滤波器32和第二分支电路33，其中，第一分支电路31工作为跟随器，配置为快速响应所述高频小信号；RC滤波器32，配置为阻断第一分支电路31向第二分支电路33传导的高频小信号;第二分支电路33工作为共栅放大电路，配置为放大所述高频小信号，并传送至低压差稳压电路22的输出增益节点；具体的，如图3所示，该PSRR提高电路21包括PMOS PU PMOS P2、电流源BI、电阻Rf、电容Cf，其中，PMOS Pl和电流源BI构成第一分支电路31，电阻Rf和电容Cf构成RC滤波器32，PMOS P2构成第二分支电路33 ；所述PMOS Pl和PMOS P2的源极都连接输入电压，PMOS Pl和PMOS P2的栅极通过电阻Rf连接；电容Cf 一端连接PMOS P2的栅极，另一端接地；电流源BI —端连接PMOSPl的漏极，另一端接地；PM0S P2的漏极连接低压差稳压电路22的输出增益节点net2 ；在输入电压有高频小信号时，PMOS Pl和电流源BI工作为跟随器快速响应所述高频小信号，电阻Rf和电容Cf构成RC滤波器，阻断PMOS Pl传导的高频小信号，保证PMOSP2的栅极处节点netl的电压稳定，PMOS P2工作为共栅放大电路，放大所述高频小信号，并传送至低压差稳压电路22的输出增益节点net2。所述低压差稳压电路22 —般包括第二电流镜221和负反馈电路222，其中，所述第二电流镜221，配置为产生输出电压；所述负反馈电路222，配置为根据输出电压调节输入电流，保持输出电压稳定；具体的，如图3所示，所述低压差稳压电路22包括EA、NM0S N1、PM0SP3、PM0S P4、分压电阻Rl、采样电阻R2 ;其中，PMOS P3和PMOS P4构成第二电流镜221，EA、NM0S NI、分压电阻Rl和采样电阻R2构成负反馈电路222 ；所述EA的正输入端接收参考电压Vref，负输入端连接分压电阻Rl与采样电阻R2的相连处，输出端连接作为调整管的NMOS NI的栅极，NMOS NI的源极接地，漏极连接PMOSP3的栅极和漏极、PMOS P4的栅极、以及PSRR提高电路中PMOS P2的漏极，所述PMOS P3和PMOS P4连接成共源共栅的电流镜，PMOS P4的漏极连接分压电阻R1，并作为输出端连接负载，这里负载为电容Cload和电阻Rload ；在正常工作时，EA放大参考电压Vref与采样电阻R2的采样电压的差值，根据该差值对NMOS NI的压降进行控制，由于PMOS P3和PMOS P4连接成共源共栅的第二电流镜，从而通过控制NMOS NI的压降对输出端的电压进行控制,也即对负载电流Iload进行控制；在输入电压有高频小信号时，所述PMOS P3和PMOS P4的栅极处节点net2为输出增益节点，输出增益节点net2处因为接收到被放大的所述高频小信号，所以，输出增益节点net2处增加的增益为gm2Xr2，所述gm2为PMOS P2的跨导，所述r2为输出增益节点net2的小信号电阻。由于环路带宽所限，所述NMOS NI的栅极处节点net3响应缓慢，可以看作固定电压，所述NMOS NI等效为电流源，所述r2可以忽略，输出增益节点net2的增益为gm2 X gm3，所述gm3为PMOS P3的跨导。这样，增加了低压差稳压电路22的增益，也就相应的提高了 LDO的PSRR。 为了实现上述LD0，本技术实施例LDO的PSRR提高方法包括在LDO中设置PSRR提高电路，在输入电压有高频小信号时，本文档来自技高网...

【技术保护点】
一种低压差线性稳压器(LDO)，其特征在于，该LDO包括：在输入电压有高频小信号时，将所述高频小信号放大并传送至低压差稳压电路的输出增益节点，增加低压差稳压电路的增益的PSRR提高电路；调节输入电流并产生稳定的输出电压的低压差稳压电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：李东，
申请(专利权)人：快捷半导体苏州有限公司，
类型：实用新型
国别省市：