具有低导通电阻的栅压自举开关及其衬偏效应消除方法技术

技术编号:8242523 阅读:395 留言:0更新日期:2013-01-24 23:30
本发明专利技术涉及集成电路领域,公开了一种具有低导通电阻的栅压自举开关及其衬偏效应消除方法。本发明专利技术中,起开关作用的M1的衬底并不直接与其源端短接,而是通过一个控制开关与其源端相连。该控制开关在栅压自举电路处于预充电模式时,处于关断状态;在栅压自举电路处于自举模式时,处于打开状态。因此,当栅压自举电路处于预充电模式时,M1的衬底相当于接地,保证了M1的彻底关断;而当栅压自举电路处于自举模式时,M1的衬底将通过该控制开关与其漏端连通,消除衬偏效应,使得无论输入信号为多少,开关M1的导通电阻都保持不变。

【技术实现步骤摘要】

本专利技术涉及集成电路领域,特别涉及栅压自举开关的衬偏效应消除技术。
技术介绍
在模拟电路中,通常用MOS(金属氧化物半导体)晶体管来实现开关的功能。以N型MOS开关为例,MOS管的导通电阻与栅极到源极的电压有关,该电压越小则导通电阻越大。一般在开关导通时,栅极电压固定在一个高电平,源极接输入信号。因而,导通电阻会随着输入信号的变化而变化,尤其是当信号电压接近栅极电压的时候,N型MOS管近似关断。为了能处理较高电压的信号,通常将栅极接最高电平,也就是电源电压,前提是要保证MOS管不被击穿。 为了能处理接近甚至高于电源电压的信号,栅压自举技术通过抬高栅极电压使其高于电源电压,从而实现更高的可处理信号电压,图I所示为一种典型的栅压自举开关电路。图I中,Ml为实现开关功能的NMOS管,其余部分为栅压自举电路,在两相时钟phi和Phib的控制下将N2抬至电源电压以上。该电路分为两个工作状态,当phi为低电平,phib为高电平时,电路处于预充电状态。假设电源电压为Vdd,此时N4=2*Vdd,M4打开,同时M13也打开,C3被充至Vdd。另一方面,M6打开,NI充至Vdd,使得M9关断。并且本文档来自技高网...

【技术保护点】
一种具有低导通电阻的栅压自举开关,包含:作为开关的金属氧化物半导体MOS晶体管(M1)、与该MOS晶体管(M1)相连的栅压自举电路,其特征在于,所述MOS晶体管(M1)的衬底通过一控制开关与本MOS晶体管(M1)的源端相连;其中,所述控制开关在所述栅压自举电路处于预充电模式时,处于关断状态;在所述栅压自举电路处于自举模式时,处于打开状态。

【技术特征摘要】

【专利技术属性】
技术研发人员:谢循方飞
申请(专利权)人:泰凌微电子上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1