一种CMOS 栅压自举开关电路制造技术

本发明专利技术提供了一种CMOS栅压自举开关电路，所述CMOS栅压自举开关电路包括：电荷泵(1)、与所述电荷泵(1)连接的自举电路(2)、与所述自举电路(2)连接的复位电路(3)；其中，所述电荷泵(1)用于补偿所述自举电路(2)的阈值电压的变化，所述复位电路(3)用于对所述自举电路(2)进行复位。本发明专利技术实施例的CMOS栅压自举开关电路，引入自举补偿电容，实现开关导通电阻体效应的一阶补偿，从而具有很高的线性度，提高了采样开关电路的精度。

【技术实现步骤摘要】
一种CMOS栅压自举开关电路
本专利技术涉及集成电路
，特别涉及一种CMOS栅压自举开关电路。
技术介绍
随着半导体技术的迅速发展，高度高精度模数转换器已广泛应用于在数据通信、军事雷达等领域中。MOS开关广泛应用在数字及模拟电路中，尤其在高速高精度模数转换器中，由于MOS开关的导通非线性引起采样信号失真，导致模数转换器采样精度下降，所以在高精度采样应用中，需要采用自举开关技术来实现高精度的采样。如图1所示，为传统自举开关的模型。CLKh与CLKs为两相不交叠时钟，当CLKh＝1，CLKs＝0时，自举开关在保持模式，将C0两端充电至VDD与GND，同时将开关M1栅端接地，关断开关；当CLKh＝0，CLKs＝1时，自举开关在采样模式，将C0上端接入开关栅极，下端接入Vin，使得C0上端电压变为(Vin+VDD)，即开关M1接入栅电压(VDD+Vin)，在采样阶段，MOS采样开关的导通电阻表达式为：其中，μ是电子或者空穴迁移率，Cox是栅氧化层电容，Vth是阈值电压，W/L是MOS管宽长比。式(1)表明采样阶段开关导通电阻随输入信号Vin的变化而变化，通过自举技术实现式中栅源电压VG本文档来自技高网...

【技术保护点】
一种CMOS栅压自举开关电路，其特征在于，包括：电荷泵(1)、与所述电荷泵(1)连接的自举电路(2)、与所述自举电路(2)连接的复位电路(3)；其中，所述电荷泵(1)用于补偿所述自举电路(2)的阈值电压的变化，所述复位电路(3)用于对所述自举电路(2)进行复位。

【技术特征摘要】
1.一种CMOS栅压自举开关电路，其特征在于，包括：电荷泵(1)、与所述电荷泵(1)连接的自举电路(2)、与所述自举电路(2)连接的复位电路(3)；其中，所述电荷泵(1)用于补偿所述自举电路(2)的阈值电压的变化，所述复位电路(3)用于对所述自举电路(2)进行复位；所述电荷泵(1)包括：第一电容(C0)、第二电容(C1)、第三电容(C2)、第四NMOS晶体管(M4)、第五NMOS晶体管(M5)、第六NMOS晶体管(M6)，及由第十一NMOS晶体管(M11)、第十二PMOS晶体管(M12)组成的传输门；其中，第十一NMOS晶体管(M11)、第十二PMOS晶体管(M12)的源极和漏极相互连接，且第十一NMOS晶体管(M11)和第十二PMOS晶体管(M12)的源极接输入电压Vin-，第十一NMOS晶体管(M11)的栅极接时钟信号CLKH，第十二PMOS晶体管(M12)的栅极接时钟信号CLKH-，所述CLKH-信号为CLKH信号的反相信号；所述第四NMOS晶体管(M4)的栅极接所述时钟信号CLKH，源极接地，漏极接所述电容C1的第一端；所述第五NMOS晶体管(M5)的栅极和漏极接电源电压AVDD，源极接所述电容C2的第一端，其中所述电容C2的第二端接所述时钟信号CLKH；所述第六NMOS晶体管(M6)的栅极接所述电容C2的第一端，漏极接所述电源电压AVDD，源极接电容C0的第一端、同时也接C1的第二端；所述自举电路(2)包括：第一NMOS晶体管(M1)、第三PMOS晶体管(M3)、第七NMOS晶体管(M7)、第八PMOS晶体管(M8)、第九NMOS晶体管(M9)、自举开关(M10)及第十三NMOS晶体管(M13)；其中，所述自举开关(M10)的源极接输入电压Vin+，漏极接输出电压Vout，栅极与所述第七NMOS晶体管(M7)的栅极连接；所述第一NMOS晶体管(M1)的栅极与自举开关(M10...

【专利技术属性】
技术研发人员：庄吉，朱樟明，刘敏杰，董嗣万，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61