偏置有效可见阻抗负载的具有信号跟随器控制的高速开关制造技术

数据链路电路在通道之间利用基于FET的电路切换高速信号。FET在栅极端响应于控制信号而运行于信号通过模式或另一(阻断)模式。在信号通过模式下，通过耦合信号的第一部分来在源极和漏极端之间通过交流(高速)信号，而交流信号的另一部分由于FET相关的固有电容而被分流。为抵消由与基于FET的开关相关的固有电容所引起的负载，偏置电路配置为以跟随器信号偏置FET晶体管的背栅端。

【技术实现步骤摘要】
偏置有效可见阻抗负载的具有信号跟随器控制的高速开关
本专利技术的各方面涉及一种高速开关，特别地，涉及可运用于复用器电路的高速开关。
技术介绍
对于电子设备和电子通信中更高数据速率和带宽的要求持续出现。特别地，在数字信号传输标准中的数据速率一直在增大。例如，USB3.0标准现在支持5Gb/s的传输速率，PCIExpress(如3.0)的最近版本包括了传输速率为8Gb/s，而Thunderbolt接口大约运行于10Gb/s的速率。这些标准正在向10Gb/s以外演进，并有望持续增长。随着通信速度的增长，开关电路在满足关于这类通信的带宽、损耗和其他特性方面的需求时已经变得很困难。场效应晶体管(FET)宽频带宽开关，如基于晶体管的开关，作用为具有额外寄生电容的受控电阻。低导通电阻、高关断电阻和低电容是比较希望得到的，但可能由于通过基于晶体管的开关的信号电压水平而受到限制。降低导通电阻和开关电容，同时得到所希望的电压信号水平，存在着挑战。例如，增大晶体管的面积可能会减小电阻，但会增大电容，从而电阻和电容的产品结果几乎保持不变。其他用于减小这种电阻-电容产品的方法可能对所得到的信号电压产生负面影响。作为这类需求的一种例子，对于无缓冲的电信号的复用来说，高性能电流开关是必需的元件。电流复用器的一个重要好处在于：它是双向、透明的，且概念简单，只要开关特性不显著地影响到信号，它可以为虚拟地扩展端口数量提供很多可能性。在一至二的复用器电路中，高速数据路径涉及电流开关的配置，其中利用晶体管电路的控制端口(如栅极)来选择性地通过或阻止在信号通信(如源极/漏极)晶体管终端之间的信号，以将一个信号端口连接到两个其他端口中的一个。例如，在FET中，栅极用于选择性地控制源极/漏极终端运行于接通状态(导通/信号传输)或关断状态。这种基本的复用器配置也可以适应于更为复杂的信号中转而扩展到N至M端口的设计。存在越来越多的对于涉及更复杂的信号中转配置和/或更高速度信号开关性能且保持信号不退化的应用的需求。这些应用通常指定信号的复用具有更高的速度(例如接近并超过10Gbps)，并在复用器电路中具有更多的复用路径，或利用复用器电路的级联。利用开关中常用的基于FET的技术，本专利技术的各个方面涉及解决在现有技术中的各种需求和限制。所述基于FET的需求和限制包括显著的寄生电容和有限的漏-源电导率，二者都与FET晶体管的宽度成比例，并限制性能。以基于MOSFET晶体管的开关为例，其Ron*Cpar度量(由设计的固有电阻与电容定义的导通状态RD时间常数)是用于衡量性能的一个重要度量指标。由于技术演进所引起的特征尺寸的下降，该度量会随着技术的每次演进(或“技术节点”)而典型地出现改进。关于更高信号电压的持续问题意味着先进的FET晶体管不能使用，尽管它们可以提供所需要的速度性能，但可能被击穿。比如，在这种高速开关应用中，通常地都会使用3.3V的电压水平来进行信号扩音器。相较之下，如栅长为120nm的CMOS型FET器件只能耐受约1.2V的电压，对于更小的特征尺寸的器件而言则更低。为解决这些问题而避免使用复杂结构的更厚氧化物器件具有更长的栅长，但却具有更差的性能。在CMOS工艺中，经典的开关结构是选通栅，其满幅工作，但根据信号水平却具有相对较差的RC度量和非线性电阻。CMOS技术同样显示，互补的晶体管(通常为NFET)中的一个比另一个的性能更佳；这倾向于将所支持的信号电压的范围限制在开关的最大栅驱动的一部分，且不会减少信号水平的非线性。
技术实现思路
本专利技术描述、在部分情况下展示了涉及开关电路的实施方式，该开关电路适用于多种场合，并可解决包括以上所述的各种挑战。例如，在部分实施方式中，本专利技术涉及：FET开关的第四(背栅)端被配置为在栅跟随信号开关结构中跟随信号，其中源极和漏极结电容影响性能，从而本专利技术使得开关具有显著改善的带宽、反馈损失和线性度。部分实施方式还可以利用本专利技术的FET开关来选择和复用射频信号。本专利技术的各方面涉及减小源极和漏极结电容的寄生电容的装置(如电路和系统)和方法，从而使得开关的性能得以显著提升。根据部分实施方式，本专利技术当栅极电容被用来使得栅极跟随信号(如本专利技术讨论的信号)时，可以降低产生影响的寄生电容，并几乎不增加源极节点和漏极节点的负载。已经理解的是，与栅极节点相关的寄生电容主导此种信号负载，从而本专利技术的各方面涉及利用一种开关结构，其中所述寄生电容相对于信号而言变得极大地不可见，剩下的最为主导的限制性能的因素源自于与结有关的电容。与本专利技术的开关结构的详细/经验性的实施方式有关，已经发现：通过适当地解决所述剩余的限制性能的因素，可以实现极大的性能提升，大约在5-10倍的数量级，且在很多例子中，能得到极大的性能余量。根据更为具体的方面，本专利技术提供了减小有效可见电容的方法，其与实际的物理电容相对。根据这些方面，可以通过抵消有效信号负载来实现，有效信号负载归因于特定的寄生(固有)电容，包括例如剩余的限制性能的源极和漏极结电容。上述负载是通过在源极和漏极结电容的另一端上的控制信号(“跟随器信号”)来抵消的，该控制信号或跟随器信号追踪于在源-漏终端之间传输的信号。通过这种方法，该电路通过减小或最小化根据整体寄生电容的差分信号，来提供一种鲁棒的抵消，以减小或消除通过沟道(在源极端和漏极端之间)的信号的负载。尽管这种方法未必可以完美地解决，但是当源极和漏极结电容上有10％的信号可见时，电容性负载就可以实现成十倍的降低。在更为具体的示例性实施方式中，本专利技术涉及一种高速通信电路(如包括印刷电路板和芯片实现的电路，如位于印刷电路板上的逻辑电路和复用器)。通信电路提供数据链路，用于从初级通道上通过基于FET的电路将高速信号切换一个或多个次级通道中的一个上。该基于FET的开关电路包括FET晶体管，FET晶体管具有栅极端、背栅端、源极端和漏极端，基于FET的开关配置为在栅极端响应于控制信号。开关可配置为运行于信号通过模式，以及在所选的可选项时运行于另一(信号阻断)模式。在信号通过模式中，(高速)信号通过在源极端和漏极端之间耦合信号的一部分而被通过，信号的另一部分则由于与基于FET的开关有关的固有电容的交流耦合而被分流。开关通过实质性地阻断或减小信号在源极端和漏极端之间的传输而运行于另一模式，这种阻断或减小使得通过沟道有效运用信号变得无效的地步。为抵消由与基于FET的开关相关的固有电容所引起的负载，偏置电路配置为以跟随器信号偏置FET晶体管的背栅端。以上的讨论并不应视为描述了本专利技术的每一种实施方式或所有实施例。以下的附图和描述同样示出了各种实施方式。附图说明以下将结合附图对于本专利技术的实施方式进行进一步详细地描述，其中：图1A所示的是根据本专利技术一种实施方式的开关电路，其包括了一个示例性的开关，开关选择性地耦合初级和次级数据链路，其具有偏置电路，用于抵消由于特定的固有电容引起的负载，固有电容包括与开关有关的源极和漏极结电容；图1B所示的是根据本专利技术一种实施方式的开关电路，其包括了一个示例性的开关，开关选择性地耦合初级和次级数据链路，其具有与前述类似的偏置电路，用于抵消由于固有电容引起的负载；图2所示的是根据本专利技术的另一示例的实施方式的开关电路，该开关电路包括MOSFET本文档来自技高网...

【技术保护点】
一种信号开关电路，其特征在于，包括：数据链路，包括初级通道，初级通道可切换地可连接于至少两个次级通道；基于FET的开关，包括FET晶体管，FET晶体管具有栅极端、背栅端、源极端和漏极端，基于FET的开关配置为在栅极端响应控制信号而运行于信号通过模式，在信号通过模式中，通过在源极端和漏极端之间将信号的第一部分耦合，以及由于与基于FET的开关相关的固有电容上的交流耦合而分流交流信号的另一部分，从而在源极端和漏极端之间通过交流信号，和运行于另一模式，在该模式中源极端与漏极端之间的信号传输被实质性阻断；以及偏置电路，配置为以跟随器信号偏置FET晶体管的背栅端，并抵消由与基于FET的开关相关的固有电容所引起的负载。

【技术特征摘要】
2013.03.15 US 13/839,6871.一种信号开关电路，其特征在于，包括：数据链路，包括初级通道，初级通道可切换地可连接于至少两个次级通道；基于FET的开关，包括FET晶体管，FET晶体管具有栅极端、背栅端、源极端和漏极端，基于FET的开关配置为在栅极端响应控制信号而运行于信号通过模式，在信号通过模式中，通过在源极端和漏极端之间将信号的第一部分耦合，以及由于与基于FET的开关相关的固有电容上的交流耦合而分流交流信号的另一部分，从而在源极端和漏极端之间通过交流信号，和运行于另一模式，在所述另一模式中源极端与漏极端之间的信号传输被实质性阻断；偏置电路，配置为以跟随器信号偏置FET晶体管的背栅端，并抵消由与基于FET的开关相关的固有电容所引起的负载；以及衬底，其中与基于FET的开关相关的固有电容由直流电压偏置通过电阻被抵消，电阻位于为传输到背栅端的电流的串联电阻路径中，从而为背栅端提供高通滤波器。2.如权利要求1所述的信号开关电路，其特征在于：固有电容分别导致到基于FET的开关的栅邻近侧、以及到基于FET的开关的离衬底更近另一侧的交流耦合，其中偏置电路进一步配置为通过信号驱动器电路来驱动背栅端，以利用驱动背栅端来偏置FET晶体管的背栅端。3.如权利要求1所述的信号开关电路，其特征在于，进一步包括控制器电路，控制器电路配置为在栅极端选择性地生成控制信号，以控制工作模式和控制致动电压施加到偏置电路上，从而根据受控的工作模式在背栅端上选择性地发生电压偏置。4.如权利要求1所述的信号开关电路，其特征在于，偏置电路进一步配置为通过被动地偏置背栅端来偏置FET晶体管的背栅端；或通过进一步地包括直流偏置信号，直流偏置信号电性地耦合以向背栅端提供直流电压偏置，从而助利于抵消由与基于FET的开关相关的固有电容所引起的负载。5.如权利要求1所述的信号开关电路，其特征在于，偏置电路进一步配置为通过被动地将背栅端向参考电压偏置，从而从源极端向漏极端所看到的有效地使信号负载的阻抗影响由与基于FET的开关有关的固有电容所引起的负载的抵消，以偏置FET晶体管的背栅端。6.如权利要求1所述的信号开关电路，其特征在于，偏置电路进一步配置为通过信号驱动电路来驱动背栅端，以利用驱动背栅端来偏置FET晶体管的背栅端。7.如权利要求1所述的信号开关电路，其特征在于，进一步包括P型衬底和其中的P型电阻区，P型电阻区配置为通过电流，以在位于相邻于P型衬底的P型阱区中的背栅端上发生直流电压偏置，从而助利于抵消由与基于FET的开关相关的固有电容所引起的负载。8.如权利要求1所述的信号开关电路，其特征在于，进一步包括电阻，电阻配置为通过电流，以在位于隔离阱区中的背栅端上发生直流电压偏置，从而助利于抵消由与基于FET的开关相关的固有电容所引起的负载。9.如权利要求1所述的信号开关电路，其特征在于，进一步包括衬底、第一电阻和第二电阻；第一电阻配置为通过电流，以向位于隔离阱区中的背栅端提供直流电压偏置，从而助利于抵消由与基于FET的开关相关的固有电容所引起的负载；第二电阻配置为偏置N型隔离层，N型隔离层在P型阱区下围绕着P型阱区，其包括背栅端以将P型阱区与衬底隔离，从而有利于降低在高频的信号的负载。10.如权利要求9所述的信号开关电路，其特征在于，进一步包括深N阱区，深N阱区配置为与...

【专利技术属性】
技术研发人员：格里特·W·德恩贝斯特恩，马旦·维穆拉，周劲松，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：荷兰;NL