本发明专利技术提供一种低损失、高耐压、输出电压的dV/dt的控制容易且容易制造的IGBT。其具备：第一导电型的第一半导体层；第一半导体层的表面上的第二导电型的第二半导体层；形成在第一半导体层的表面上的沟槽；第一半导体层的表面上的半导体凸部；形成在半导体凸部的表面上的第三半导体层；第三半导体层的表面上的第四半导体层；沿着沟槽的内壁设置的栅极绝缘层；沿着沟槽的内壁设置的第一层间绝缘层；隔着栅极绝缘层而与第四半导体层对置的第一导电层；第一眉间绝缘层的第二导电层；覆盖第二导电层的表面的第二层间绝缘层；形成在第三半导体层与第四半导体层的表面上且与所述第四半导体层电连接的第三导电层；将第三导电层和第三半导体层连接的触点部；形成在第二半导体层的表面上的第四导电层，半导体凸部的表面的一部分为第一半导体层。
【技术实现步骤摘要】
本专利技术涉及半导体装置及使用其的电力转换装置，尤其涉及适合具有沟槽绝缘栅构造的绝缘栅型双极晶体管(绝缘栅双极晶体管Insulated Gate Bipolar Transistor 以下，简称为“IGBT”)的半导体装置及使用其的电力转换装置。
技术介绍
IGBT是通过向栅电极施加的电压来控制在集电极与发射电极之间流动的电流的整流元件。由于能够控制IGBT的电力从数十瓦到数十万瓦并且整流频率也从数十赫兹到百千赫兹以上的广阔范围，因此，从家庭用空调、电子微波炉等小功率设备到铁路、制铁厂 的逆变器等大功率设备的广阔范围内得到应用。对于IGBT而言，为了实现这些电力设备的高效率化而要求其低损失化，从而要求降低导通损失和整流损失。同时为了防止EMC噪音、误动作、电动机的绝缘破坏等间题，要求能够对应于应用的规格来控制作为输出电压的时间变化率即dv/dt。另外，专利文献I公开了如下IGBT的技术，即，将沟槽绝缘栅极配置成不同的间隔，通过构成为在沟槽相互间隔小的一方形成通道而在沟槽相互间隔大的一方形成P型凹层，从而不会随着元件耐压的下降而导致栅极的输入容量减小、整流损失减小，进而获得低接通电压且饱和电流低的IGBT。另外，专利文献2中公开了如下的IGBT的技术，S卩，通过构成为不存在浮动凹部区域的构造，GC(栅极·集电极)间容量小，而GE(栅极·发射极)间容量与GC间容量的容量比大，从而获得整流速度快、整流损失小且接通状态的注入效率高的IGBT。在先技术文献专利文献专利文献I日本特开2000-307116号公报专利文献2日本特开2005-327806号公报然而，对于专利文献I中记载的以往的IGBT而言，存在如下问题，S卩，IGBT打开时，IGBT的输出电压的时间变化率dV/d t、将IGBT作为电力转换装置使用时对臂的二极管的电压的时间变化率dV/dt的控制性有时会降低。另外，因形成宽度大的沟槽导致产生较大的高低差，由于该较大的高低差导致制造困难和设计困难的问题。另外，在使用专利文献2中记载的制造方法的情况下，由于覆盖绝缘膜的外延生长而产生结晶缺陷，由于该结晶缺陷而存在产生高泄漏电流的情况。进一步，由于基板形成工序增加，故存在基板成本增大的问题。
技术实现思路
因此，本专利技术用于解决这种问题点，其目的在于提供兼具低损失、高耐压、输出电压的时间变化率dV/d t的控制容易的特点且制造容易的IGBT。为了解决所述的课题，本专利技术以如下方式构成。即，本专利技术的半导体装置的特征在于，具备第一导电型的第一半导体层；形成在该第一半导体层的一表面上的第二导电型的第二半导体层；形成在所述第一半导体层的与所述第二半导体层相反侧的表面上的沟槽；在所述第一半导体层的剩余的表面上由所述沟槽夹持侧面的半导体凸部；选择性地形成在该半导体凸部的表面上的第二导电型的第三半导体层；选择性地形成在该第三半导体层的表面上且与所述第一半导体层相比杂质浓度高的第一导电型的第四半导体层；沿着所述沟槽的内壁的一部分设置的栅极绝缘层；沿着所述沟槽的内壁的剩余的区域设置的第一层间绝缘层；至少一部分隔着所述栅极绝缘层而与所述第四半导体层对置的第一导电层；形成在所述第一层间绝缘层的表面上的第二导电层；至少一部分覆盖所述第二导电层的至少一部分的表面的第二层间绝缘层；至少一部分形成在所述第三半导体层与第四半导体层的表面上且与所述第四半导体层电连接的第三导电层；将所述第三导电层和所述第三半导体层电连接的触点部；形成在所述第二半导体层的表面上的第四导电层，所述半导体凸部的表面的一部分为所述第一半导体层。另外，本专利技术的电力转换装置的特征在于具备所述半导体装置。 专利技术效果以上，根据本专利技术，能够提供兼具低损失、高耐压、输出电压的时间变化率dV/d t的控制容易这种特点且容易制造的IGBT。附图说明图I是表示本专利技术的第一实施方式的半导体装置的IGBTl的图2 4的AA’面的俯视配置的图。图2是图1、9、11、14的BB’面的剖视图。图3是图I、9、14的CC’面的剖视图。图4是图I的DD’面的剖视图。图5是表示本专利技术的第一实施方式的半导体装置的IGBTl的制造工序的图。图6是本专利技术的第一实施方式的半导体装置的IGBTl的断开状态下的集电极-发射极间的耐压的计算结果的特性图。图7是表示本专利技术的第二实施方式的半导体装置的IGBT2的构成的剖视图。图8是表示本专利技术的第二实施方式的半导体装置的变形例的IGBT2B的构成的剖视图。图9是表示本专利技术的第三实施方式的半导体装置的IGBT3的图10的AA’面的俯视配置的图。图10是图9的DD’面的剖视图。图11是本专利技术的第三实施方式的半导体装置的变形例的IGBT3B的图12、图13的AA’面的俯视配置的图。图12是图11的CC’面的剖视图。图13是图11的DD’面的剖视图。图14是表示本专利技术的第四实施方式的半导体装置的IGBT4的图15、图16的AA’面的俯视配置的图。图15是图14的DD’面的剖视图。图16是图14的EE’面的剖视图。图17是表示本专利技术的第四实施方式的半导体装置的变形例I的IGBT4B的AAf的俯视配置的图。图18是表示本专利技术的第四实施方式的半导体装置的变形例2的IGBT4C的AAf的俯视配置的图。图19是表示作为参考比较的第一例的IGBTll的构造的剖面的立体图。图20表示作为参考比较的第一例的IGBTll的打开时的集电极-发射极间电压Vce的计算波形的图。图21是表示本专利技术的第一实施方式的半导体装置的IGBTl的打开动作中的集电极-发射极间电压Vce的计算波形的例子的图。图22是表示作为参考比较的第2例的IGBT12的图23 25的AA’面的俯视配置·的图。图23是图22的BB’面的剖视图。图24是图22的CC’面的剖视图。图25是图22的DD’面的剖视图。图26是表示作为参考比较的第二例的IGBT12(图23 25)中假定的制造工序的图。图27是表示作为参考比较的第三例的IGBT13的构造的剖视图。图28是表示本专利技术的第五实施方式的电力转换装置的构成的电路图。附图符号说明IOOn-漂移层(第一半导体层)、硅基板IOU3Olp基层(第三半导体层)102η+源极(第四半导体层)103、152、400、401、402 沟槽104半导体凸部105栅极绝缘层106、200栅电极(第一导电层)107第一层间绝缘膜108场板(第二导电层)109第二层间绝缘层110、302 触点部111发射电极(第三导电层)112η 缓冲层113ρ集电层(第二半导体层)114集电极(第四导电层)115发射端子116栅极端子117集电端子151因高低差产生的空间153高低差180 浮动 P 层201第三层绝缘层264绝缘区域300栅极侧壁部501栅极驱动电路502IGBT 503 二极管504、505 输入端子506、507、508 输出端子IGBTl、IGBT2、IGBT2B、IGBT3、IGBT3B、IGBT4、IGBT4B、IGBT4C、IGBTlI、IGBT12、IGBT13半导体装置(IGBT)具体实施例方式以下，对本专利技术的实施方式进行说明。(第一实施方式·IGBT1)参照图I 图4说明本专利技术的第一实施方式的半导体装置的IGBT1。图I是表示第一本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备：第一导电型的第一半导体层；形成在该第一半导体层的一表面上的第二导电型的第二半导体层；形成在所述第一半导体层的与所述第二半导体层相反侧的表面上的沟槽；在所述第一半导体层的剩余的表面上由所述沟槽夹持侧面的半导体凸部；选择性地形成在该半导体凸部的表面上的第二导电型的第三半导体层；选择性地形成在该第三半导体层的表面上，且与所述第一半导体层相比杂质浓度高的第一导电型的第四半导体层；沿着所述沟槽的内壁的一部分设置的栅极绝缘层；沿着所述沟槽的内壁的剩余的区域设置的第一层间绝缘层；至少一部分隔着所述栅极绝缘层而与所述第四半导体层对置的第一导电层；形成在所述第一层间绝缘层的表面上的第二导电层；至少一部分覆盖所述第二导电层的至少一部分的表面的第二层间绝缘层；至少一部分形成在所述第三半导体层与第四半导体层的表面上，且与所述第四半导体层电连接的第三导电层；将所述第三导电层和所述第三半导体层电连接的触点部；形成在所述第二半导体层的表面上的第四导电层，所述半导体凸部的表面的一部分为所述第一半导体层。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：渡边聪，白石正树，铃木弘，森睦宏，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。