具有埋岛结构的绝缘栅双极型晶体管制造技术

具有埋岛结构的绝缘栅双极型晶体管，属于功率半导体器件技术领域。本发明专利技术是在传统IGBT器件结构的基础上，在器件MOS结构表面下分别引入P型埋岛和N型载流子存储层结构。在正向阻断时，P型埋岛所引入的电荷及附加电场可以削弱MOS结构下的尖峰电场，从而提高器件的耐压。在正向导通时，高的N型载流子存储层的掺杂浓度或厚度，抬高了空穴的势垒，增强了发射极附近载流子的浓度，从而获得更好的载流子分布，降低器件的正向饱和压降并获得更好的正向导通压降和关断损耗的折中。所引入的P型埋岛和N型载流子存储层在P型基区形成之前通过离子注入和外延等工艺形成。本发明专利技术适用于从小功率到大功率的半导体功率器件和功率集成电路领域。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，涉及绝缘栅双极型晶体管(IGBT)。
技术介绍
功率半导体技术是电力电子技术的核心，随着微电子技术的发展，以栅控功率器件为代表的现代功率半导体技术从20世纪80年代得到了迅速发展，进而极大地推动了电力电子技术的进步。功率MOS管是电压控制型器件，可以通过控制栅压来控制器件的开关，驱动电路结构简单，单一载流子导电特性使其开关特性优异。然而多子导电无法在漂移区内产生电导调制效应，不适合应用于中高压领域。目前中高压大功率的电力电子器件已经形成GT0、IGCT, IGBT相互竞争不断创新的技术市场。IGBT与GTO和IGCT相比，可通过栅端电压控制器件的开关，使驱动电路简单，IGBT与功率MOS相比，电导调制效应可以降低正向导通压降，使得静态功率损耗较小。因而，IGBT在中高压应用中占据了很大的市场份额，成为主流的器件之一。自上世纪90年代以来，经过不断的发展，IGBT制作已经步入成熟，目前商业量产的IGBT电压范围涵盖从370V至6500V，电流从2A到4000A不等，形式包括单管及模块。从衬底结构上面来讲，IGBT经历了 PT (穿通型)、NPT (非穿通型)及FS (场截止型)的发展，在栅结构上主要有Planar (平面型)和Trench (沟槽型)两种。传统的场截止型IGBT如图I (沟槽型)和图2 (平面型)所示。以图I结构为蓝本，三菱公司提出了 CSTBT (载流子存储层沟槽栅双极型晶体管)，如图3所示。其主要结构特征为，在Trench结构基础上，在P型基区下面引入了一层N型层作为空穴的势垒，达到阻挡空穴以提高漂移区载流子整体浓度的目的。N型载流子存储层的引入可以增强器件内部电导调制效应，从而降低器件的正向导通压降。以图2结构为蓝本，ABB公司在Planar型结构的基础上发展了 Enhanced planar (增强平面型)结构，如图4所示。该结构也是在P型基区下方引入了一层N型载流子存储层，提高漂移区整体载流子浓度，增强电导调制效应，降低器件的正向导通压降。但是，上述结构所引入的N型载流子存储层会增大P型基区下方N型漂移区的浓度，如果引入的N型载流子存储层浓度偏低，空穴势垒较小，空穴积累不明显，正向饱和压降改善幅度小。若引入的N型载流子存储层浓度偏高，虽然会明显改善正向导通时的载流子分布，但会造成器件的正向耐压急剧下降，严重影响器件的工作性能。
技术实现思路
本专利技术提供一种具有埋岛结构的绝缘栅双极型晶体管，该器件结构是在传统IGBT器件结构的基础上，在器件MOS结构表面下分别引入P型埋岛和N型载流子存储层结构。在正向阻断时，通过P型埋岛结构所引入的电荷及附加电场的作用可以削弱MOS结构下的尖峰电场，从而提高器件的耐压。在正向导通时，高的N型载流子存储层的掺杂浓度或厚度，抬高了空穴的势垒，增强了发射极附近载流子的浓度，从而获得更好的载流子分布，以降低器件的正向饱和压降并获得更好的正向导通压降和关断损耗的折中。所引入的P型埋岛和N型载流子存储层结构可在传统IGBT器件结构工艺的基础上，在P型基区形成之前通过离子注入或外延等工艺形成。本专利技术的技术方案如下具有埋岛结构的绝缘栅双极型晶体管，结构如图5所示，包括P+集电区12，位于P+集电区12背面的金属集电极13，位于P+集电区12正面的N+电场阻止层11，位于N+电场阻止层11上面的N-漂移区10，位于N-漂移区10顶部中间的P型基区5，位于P型基区5内部的两个N+源区4，位于P型基区5内部且位于两个N+源区4之间的P+接触区3，位于器件表面且与两个N+源区4和P+接触区3接触的金属发射极1，位于P型基区5和N-漂移区10之间的N型电荷存储层8 ;位于器件两侧的两个栅电极6通过各自的栅介质层7与N+源区4、P型基区5和N型电荷存储层8相连，栅电极6与金属发射极I之间填充绝缘介质2。所述具有埋岛结构的绝缘栅双极型晶体管还具有若干P型埋岛9，所述P型埋岛9均匀分布于N-漂移区10顶层中，且与N型电荷存储层8相连。进一步地，如图6所示，本专利技术提供的具有埋岛结构的绝缘栅双极型晶体管，所述均匀分布述N-漂移区10顶层中的P型埋岛9的间隔区间分布有N型埋岛14 ;彼此相间的P型埋岛9与N型埋岛14构成部分超结结构。上述技术方案中，所述P型埋岛区9的浓度、厚度、形状等可根据设计要求而相应变化；所述绝缘栅双极型晶体管的集电区12可以是电场终止结构、透明阳极结构或阳极短路结构；所述绝缘栅双极性晶体管的半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等，其电极和金属连线可以是铝、铜或者其它合适的金属或合金。此外，本专利技术提供的具有埋岛结构的绝缘栅双极型晶体管除使用沟槽栅以外，还可以使用平面栅，如图51所示。本专利技术结构P型埋岛所引入的电荷及电场可以有效削弱主结处的电场强度，提高器件的耐压水平，因此本专利技术结构可以大幅提高N型载流子存储层的掺杂浓度或厚度，抬高空穴势垒，获得更好的载流子分布，以降低器件的正向导通饱和压降，以此来优化正向导通饱和压降与正向阻断耐压的矛盾关系。此外，由于载流子分布的改善，本专利技术结构还可以降低关断损耗，获得更好的正向导通压降与关断损耗之间的折中关系。附图说明图I是传统的沟槽栅IGBT结构图。图2是传统的平面栅IGBT结构图。图3是载流子存储层沟槽栅双极型晶体管(CSTBT)结构图。图4是增强平面型(Enhanced planar) IGBT结构图。图5至图8是本专利技术提供的具有埋岛结构的绝缘栅双极型晶体管的结构图。图I至图8中，I为发射极金属，2为栅电极与金属发射极之间的绝缘介质，3为P+接触区，4为N+源区，5为P型基区，6为栅电极，7为栅介质层，8为N型电荷存储层，9为P型埋岛，10为N-漂移区，11为N+电场阻止层，12为P+集电区，13为金属集电极，14为N型埋岛。图9是仿真获得的四种晶体管结构的正向阻断I-V特性图。图10是仿真获得的四种晶体管结构的正向导通I-V特性图。图11是仿真获得的四种晶体管结构的正向导通压降与关断损耗的关系图。具体实施例方式具有埋岛结构的绝缘栅双极型晶体管，结构如图5所示，包括P+集电区12，位于P+集电区12背面的金属集电极13，位于P+集电区12正面的N+电场阻止层11，位于N+电场阻止层11上面的N-漂移区10，位于N-漂移区10顶部中间的P型基区5，位于P型基区5内部的两个N+源区4，位于P型基区5内部且位于两个N+源区4之间的P+接触区3，位于器件表面且与两个N+源区4和P+接触区3接触的金属发射极1，位于P型基区5和N-漂移区10之间的N型电荷存储层8 ;位于器件两侧的两个栅电极6通过各自的栅介质层7与N+源区4、P型基区5和N型电荷存储层8相连，栅电极6与金属发射极I之间填充绝缘介质2。所述具有埋岛结构的绝缘栅双极型晶体管还具有若干P型埋岛9，所述P型埋岛9均匀分布于N-漂移区10顶层中，且与N型电荷存储层8相连。进一步地，如图6所示，本专利技术提供的具有埋岛结构的绝缘栅双极型晶体管，所述均匀分布述N-漂移区10顶层中的P型埋岛9的间隔区间分布有N型埋岛14 ;彼此相间的P型埋岛9与N型埋岛14构成部分超结结构。下面结合附图对本发本文档来自技高网...

【技术保护点】
具有埋岛结构的绝缘栅双极型晶体管，包括P+集电区（12），位于P+集电区（12）背面的金属集电极（13），位于P+集电区（12）正面的N+电场阻止层（11），位于N+电场阻止层（11）上面的N？漂移区10），位于N？漂移区（10）顶部中间的P型基区（5），位于P型基区（5）内部的两个N+源区（4），位于P型基区（5）内部且位于两个N+源区（4）之间的P+接触区（3），位于器件表面且与两个N+源区（4）和P+接触区（3）接触的金属发射极（1），位于P型基区（5）和N？漂移区（10）之间的N型电荷存储层（8）；位于器件两侧的两个栅电极（6）通过各自的栅介质层（7）与N+源区（4）、P型基区（5）和N型电荷存储层（8）相连，栅电极（6）与金属发射极（1）之间填充绝缘介质（2）；其特征在于，所述具有埋岛结构的绝缘栅双极型晶体管还具有若干P型埋岛（9），所述P型埋岛（9）均匀分布于N？漂移区（10）顶层中，且与N型电荷存储层（8）相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：张金平，杨文韬，李巍，夏小军，张灵霞，李泽宏，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：