芯片封装载带制造技术

技术编号:8123023 阅读:230 留言:0更新日期:2012-12-22 13:34
本实用新型专利技术公开了一种封装载带,特别是一种芯片封装载带,它被广泛的运用在目前的集成电路装置的卷带式自动接合技术中。它包括JP可成型聚酰亚胺薄膜,所述JP可成型聚酰亚胺薄膜的两长度方向上的侧边均呈高低一致的波浪状。本实用新型专利技术的目的是提供一种能避免芯片封装载带与输送装置或芯片封装载带自身之间产生过度摩擦的芯片封装载带。?(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术涉及一种封装载带,特别是芯片封装载带
技术介绍
近几年电子产品均超短、小、轻、薄及多功能的趋势发展。为此,电子产品中的集成电路装置亦必须能满足小尺寸及高脚数的要求。为达前述要求,目前集成电路装置的封装技术常采用卷带式自动接合技术。所谓卷带式自动接合技术,简言之,将一芯片与设置于芯片封装载带上的一金属电路相连接(称内引脚接合)。而芯片封装载带通常的外型类似电影胶卷带,其材质以聚酰亚胺(Polyimide)为主,而其上的金属电路则以铜为主。相比较传统的打线接合技术,卷带式自动接合技术的优点在于可缩小集成电路芯片上金属垫间距进而 提高电路接点的密度,以及封装后整体体积较小。卷带式自动接合技术以一输送装置将芯片封装载带输送至机台的特定位置以供与芯片接合及进行封胶等程序,并在各程序完成时收卷成一芯片封装载带卷。其具体工作流程如下芯片封装载带受一输送装置的牵引自一进料区进入一工作区,于工作区中与芯片接合后再卷绕收合成一芯片封装载带卷。然而进行输送的过程中,芯片封装载带会与输送装置的传输轨道的一表面接触并相互摩擦。前述的摩擦过程中,电荷将不断产生并积累,从而使芯片封装载带表面产生静电。若过度摩擦,将使得芯片封装载带上产生大量静电荷,并弓丨起高密度的静电放电(ESD )。静电放电通常将产生足够的能量以破坏芯片的内部电路,亦即对芯片产生静电破坏,使其电性性质不预期的改变,严重影响产品品质。
技术实现思路
本技术的目的是为了解决上述现有技术的不足,提供一种能避免芯片封装载带与输送装置或芯片封装载带自身之间产生过度摩擦的芯片封装载带。为了实现上述目的,本技术所设计的芯片封装载带,它包括JP可成型聚酰亚胺薄膜,所述JP可成型聚酰亚胺薄膜的两长度方向上的侧边均呈高低一致的波浪状。上述中的JP型聚酰亚胺薄膜是一种现有材料,其为可成形膜,颜色呈琥珀色,厚度规格有20um、25um、38um、50um、75um、lOOum、125um,产品高模量,无卤素,成型最佳温度为320°C左右,压力IMP左右(10公斤压力),成型后不会变形,同时能保持薄膜本身良好的物理、电气和机械性能。本技术得到的芯片封装载带,其应用在集成电路装置的卷带式自动接合技术中,由于两侧边呈高低一致的波浪状,其与输送装置的传输轨道的一表面,由现有技术中的面接触变成点接触,减小了两者之间的相互摩擦,藉以减少因过度摩擦所产生的大量静电荷,防止对芯片产生静电破坏,使芯片的电性性质稳定。附图说明图I是本技术的结构示意图。具体实施方式以下结合附图和实施例对本技术进一步说明。 实施例如图I中所示的芯片封装载带,它包括JP可成型聚酰亚胺薄膜1,所述JP可成型聚酰亚胺薄膜I的两长度方向上的侧边2均热压成高低一致的波浪状。本文档来自技高网...

【技术保护点】
一种芯片封装载带,其特征在于:它包括JP可成型聚酰亚胺薄膜(1),所述JP可成型聚酰亚胺薄膜(1)的两长度方向上的侧边(2)均呈高低一致的波浪状。

【技术特征摘要】
1 一种芯片封装载带,其特征在于它包括JP可成型聚酰亚胺薄膜(I),所述J...

【专利技术属性】
技术研发人员:岑建军
申请(专利权)人:宁波今山电子材料有限公司
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1