一种自适应调整功率管栅宽的控制电路制造技术

一种自适应调整功率管栅宽的控制电路，设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC-DC电路，按照设定的检测周期，电流检测电路检测DC-DC电路的输出滤波电感峰值电流的大小，根据电感峰值电流和DC-DC电路的输出负载电流的数量关系，确定DC-DC电路的输出负载电流大小，将检测到的电感峰值电流信号转化为一个电压信号，将该检测电压信号和预先设定的参考电压进行比较，经过逻辑控制电路处理之后，根据负载电流的大小自适应的控制功率管开启的段数，实现功率管栅宽控制。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路内部对同步整流的DC-DC功率管进行分段驱动的控制电路，尤其是一种自适应调整功率管栅宽的控制方法及其电路，属于微电子

技术介绍
在现代集成电路领域中，为了在重载时提高DC-DC电路的能量转化效率，常用的控制方式为PWM模式，该模式下，功率管消耗的功率主要是导通损耗和驱动损耗。为了进一步提高PWM模式的DC-DC电路的能量转化效率，根据不同的负载电流，合理的调整功率管的栅宽，可以有效的分配导通损耗和驱动损耗，进而降低功率管所消耗的能量，提高DC-DC电路的转化效率。常见的功率管栅宽分段驱动控制电路，采用A/D实现，需要高精度的高频时 钟信号来控制A/D的采样和保持，同时A/D电路的功耗较大，也限制了该方法的应用。
技术实现思路
本技术为克服现有技术存在的不足，提出了一种自适应调整功率管栅宽的控制电路，通过电流检测电路检测负载电流，根据负载电流大小自适应调整功率管栅宽。本技术采取的技术方案如下一种自适应调整功率管栅宽的控制电路，其特征是设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC-DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC-DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接；电流检测电路包括27个MOS管及I个反相器，MOS管分别是7个MOS管Ml M7 ;4 个 MOS 管 Mbl Mb4 ;4 个 MOS 管 MsO Ms3 ;4 个 MOS 管 Ms01、Msll、Ms21、Ms31 ;4 个 MOS管 MsO， Ms3’ ;4 个 MOS 管 Ms01’、Msir、Ms2r、Ms3r ；MOS管Mbl及MOS管Mb4的栅、漏极均短接，源极接地，MOS管Mb2和MOS管Mb3的栅极与MOS管Mbl的栅、漏极连接，MOS管Mb2、MOS管Mb3的源极接地，MOS管Mbl的漏极与MOS管Ml的漏极、MOS管M3的栅极连接，MOS管Mb3的漏极与MOS管Ml的栅极、MOS管M2的栅、漏极连接，MOS管Ml的源极与MOS管MsO 1、M0S管Ms11、M0S管Ms21、M0S管Ms31、MOS管M4的漏极连接，MOS管M2和MOS管M3的源极与MOS管MsOl’、M0S管Msll’、M0S管Ms21\M0S管Ms31’、M0S管M5的漏极连接，MOS管M3的漏极和MOS管Mb4的栅、漏极连接，MOS管M4和MOS管M5的栅极接地，MOS管M4及MOS管M5的源极分别与MOS管M6、MOS管M7的漏极连接，MOS管M6及MOS管M7的栅极连接反相器Inv5的输出端，反相器Inv5的输入端连接DC-DC电路中DC-DC控制电路所产生的功率PMOS管的驱动信号PD，该驱动信号还连接MOS管MsO的栅极，MOS管M6、MOS管M7的源极接电源Vdd，MOS管MsOl、MOS管Msll、MOS 管 Ms21、MOS 管 Ms31 的栅极接地，MOS 管 MsO I、MOS 管 Ms 11、MOS 管 Ms21、MOS 管 Ms31的源极分别和MOS管MsO、MOS管Msl、MOS管Ms2、MOS管Ms3的漏极连接，MOS管MsO、MOS管Msl、M0S管Ms2、M0S管Ms3的源极连接DC-DC电路中输出滤波电感的输入端LX，MOS管MsO的栅极连接由DC-DC控制电路给出的功率PMOS的驱动信号H)，MOS管Msl、M0S管Ms2、MOS管Ms3的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号^)1、^)2、^)3，即分段逻辑控制电路中的反相器Inv2、Inv3、Inv4的输出，MOS管1^01’、1 )3管1^11’、1 )3管1^21’、1 )3管1^31’ 的栅极接地，MOS 管 MsOl’、MOS 管 Msll’、MOS 管 Ms21’、MOS 管 Ms31’ 的源极分别连接 MOS 管 MsO’、MOS 管 MsI’、MOS 管 Ms2’、MOS 管Ms3’的漏极，MOS管MsO’的栅极连接由DC-DC控制电路给出的驱动信号PD，MOS管Msl’、MOS管Ms2’、M0S管Ms3’的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号HH、PD2, PD3,即分段逻辑控制电路中的反相器Inv2、Inv3、Inv4的输出，MOS管MsO’、MOS管Msl’、MOS管Ms2’、MOS管Ms3’的源极连接电源电压Vdd，MOS管Mbl的栅、漏极连接电源电压Vdd，M0S管Mb4的栅、漏极是电流检测电路的检测电压输出端 Vcs，上述 MOS 管 Ml M7、MOS 管 MsO Ms3、MOS 管 MsO’ Ms3’、MOS 管 MsOl、Msll、Ms21、Ms31、M0S 管 Ms01，、Msir、Ms2r、Ms3r 为 PMOS 管，衬底均接电源电压 Vdd，上述 MOS管Mbl Mb4为NMOS管，衬底均接地；比较器组电路包括三个比较器CMP1、CMP2、CMP3，三个比较器CMP1、CMP2、CMP3的 正输入端分别连接接参考电压Vrefl、参考电压Vref 2、参考电压Vref 3，三个比较器CMP1、CMP2、CMP3的负输入端均连接电流检测电路中MOS管Mb4的栅、漏极，即电流检测电路的检测电压输出端Vcs ；分段逻辑控制电路含3个D触发器DFFI、DFF2、DFF3，6个或非门Nor I、Nor2、Nor3、Nor4、Nor5、Nor6，和 4 个反相器 InvU Inv2、Inv3、Inv4，3 个 D 触发器 DFF1、DFF2、DFF3 的数据输入端分别接比较器CMP1、CMP2、CMP3的输出，3个D触发器DFF1、DFF2、DFF3的时钟输入端均接DC-DC控制电路输出的分段检测时钟信号CLK，或非门Norl和或非门Nor2的一个输入端接D触发器DFFl的输出，或非门Nor3和或非门Nor4的一个输入端接D触发器DFF2的输出，或非门Nor5和或非门Nor6的一个输入端接D触发器DFF3的输出，或非门Norl、Nor3,Nor5的另一个输入端均接DC-DC控制电路所产生的功率PMOS管的驱动信号PD，或非门Nor2、Nor4、Nor6的另一个输入端均接反相器Invl的输出端,反相器Invl的输入端连接DC-DC控制电路所产生的功率NMOS管的驱动信号ND，反相器Inv2、Inv3、Inv4的输入分别连接或非门Norl、Nor3、Nor5的输出，反相器Inv2、Inv3、Inv4的输出分别连接电流检测电路中MOS管Msl、MOS管Ms2、MOS管Ms3的栅极以及DC-DC驱动电路的相应输入端，或非门Nor2、Nor4、Nor6的输出分别连接DC-DC驱动电路的相应输入端。本技术的优点及有益效果本技术每隔若干个DC-DC开关周期，电流检测电路检测负载电流，根据负载电流大小，比较器组输出控制分段功率管栅宽的控制信号，该控制信号经过逻辑控制电路锁存之后，并经过逻辑控制电路处理之后，可以自适应的控制功率管开启的段数，从而实现自适应栅宽控制。仅需一组简单的比较器和相关逻辑控制电路，即可根本文档来自技高网...

【技术保护点】
一种自适应调整功率管栅宽的控制电路，其特征是：设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC？DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC？DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接；其中：电流检测电路包括27个MOS管及1个反相器，MOS管分别是：7个MOS管M1～M7；4个MOS管Mb1～Mb4；4个MOS管？Ms0～Ms3；4个MOS管Ms01、Ms11、Ms21、？Ms31；4个MOS管Ms0’～Ms3’；4个MOS管Ms01’、Ms11’、Ms21’、Ms31’；MOS管Mb1及MOS管Mb4的栅、漏极均短接，源极接地，MOS管Mb2和MOS管Mb3的栅极与MOS管Mb1的栅、漏极连接，MOS管Mb2、MOS管Mb3的源极接地，MOS管Mb1的漏极与MOS管M1的漏极、MOS管M3的栅极连接，MOS管Mb3的漏极与MOS管M1的栅极、MOS管M2的栅、漏极连接，MOS管M1的源极与MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31、MOS管M4的漏极连接，MOS管M2和MOS管M3的源极与MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’、MOS管M5的漏极连接，MOS管M3的漏极和MOS管Mb4的栅、漏极连接，MOS管M4和MOS管M5的栅极接地，MOS管M4及MOS管M5的源极分别与MOS管M6、MOS管M7的漏极连接，MOS管M6及MOS管M7的栅极连接反相器Inv5的输出端，反相器Inv5的输入端连接DC？DC电路中DC？DC控制电路所产生的功率PMOS管的驱动信号PD，该驱动信号还连接MOS管Ms0的栅极，MOS管M6、MOS管M7的源极接电源Vdd，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的栅极接地，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的源极分别和MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的漏极连接，MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的源极连接DC？DC电路中输出滤波电感的输入端LX，？MOS管Ms0的栅极连接由DC？DC控制电路给出的功率PMOS的驱动信号PD，MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、？Inv4的输出，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的栅极接地，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的源极分别连接MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的漏极，MOS管Ms0’的栅极连接由DC？DC控制电路给出的驱动信号PD，MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、？Inv4的输出，MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的源极连接电源电压Vdd，MOS管Mb1的栅、漏极连接电源电压Vdd，MOS管Mb4的栅、漏极是电流检测电路的检测电压输出端Vcs，上述MOS管M1～M7、MOS管？Ms0～Ms3、MOS管Ms0’～Ms3’、MOS管Ms01、Ms11、Ms21、？Ms31、MOS管Ms01’、Ms11’、Ms21’、Ms31’为PMOS管，衬底均接电源电压Vdd，上述MOS管Mb1～Mb4为NMOS管，衬底均接地；比较器组电路包括三个比较器CMP1、CMP2、CMP3，三个比较器CMP1、CMP2、CMP3的正输入端分别连接接参考电压Vref1、参考电压Vref2、参考电压Vref3，三个比较器CMP1、CMP2、CMP3的负输入端均连接电流检测电路中MOS管Mb4的栅、漏极，即电流检测电路的检测电压输出端Vcs；分段逻辑控制电路含3个D触发器DFF1、DFF2、DFF3，6个或非门Nor1、Nor2、Nor3、Nor4、Nor5、Nor6，和4个反相器Inv1、？Inv2、？Inv3、Inv4，3个D触发器DFF1、DFF2、DFF3的数据输入端分别接比较器CMP1、CMP2、CMP3的输出，3个...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐申，杨淼，秦昌兵，李牧，孙伟锋，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：