包括用于补偿寄生电感的电路的半导体装置制造方法及图纸

本发明专利技术涉及包括用于补偿寄生电感的电路的半导体装置。一种半导体装置包括第一晶体管、与第一晶体管并联耦合的第二晶体管、以及第一晶体管的发射极和第二晶体管的发射极之间的第一寄生电感。该半导体装置包括：第一电路，被配置为基于公共驱动器信号向第一晶体管提供第一栅极驱动器信号；和第二电路，被配置为基于公共驱动器信号向第二晶体管提供第二栅极驱动器信号。第一电路和第二电路被配置为补偿跨越第一寄生电感的压降，使得第一栅极驱动器信号和第二栅极驱动器信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值。

【技术实现步骤摘要】
包括用于补偿寄生电感的电路的半导体装置
技术介绍
功率电子模块是用在功率电子电路中的半导体封装。功率电子模块典型地用在车辆和工业应用中，诸如用在逆变器和整流器中。功率电子模块内包括的半导体部件典型地是绝缘栅双极型晶体管(IGBT)半导体芯片、金属-氧化物-半导体场效应晶体管(MOSFET)半导体芯片、结栅场效应晶体管(JFET)半导体芯片或者其他适当的受控装置。IGBT和MOSFET半导体芯片具有变化的电压和电流额定值。一些功率电子模块还包括用于电感负载的续流电流或者用于过压保护的半导体封装中的另外的半导体二极管(即，续流二极管)。在具有并联装置(S卩，逆变器或转换器内的模块、以及模块内的半导体芯片)的功 率电子模块中，如果负载或供电电流在放置装置所沿的方向上流动，则出现从模块到模块的或者从半导体芯片到半导体芯片的电感压降。该压降由并联装置之间的杂散或寄生电感中的di/dt引起。最具干扰性的压降位于发射极(或源极)之间，因为这些在驱动(辅助)发射极中反射。该压降引起作为针对所有并联装置的一个公共栅极电压施加的栅极驱动电压的劣化。出于这些和其他原因，需要本专利技术。
技术实现思路
一个实施例提供了一种半导体装置。该半导体装置包括第一晶体管、与第一晶体管并联耦合的第二晶体管、以及第一晶体管的发射极和第二晶体管的发射极之间的第一寄生电感。该半导体装置包括第一电路，被配置为基于公共驱动器信号向第一晶体管提供第一栅极驱动器信号；和第二电路，被配置为基于公共驱动器信号向第二晶体管提供第二栅极驱动器信号。第一电路和第二电路被配置为补偿跨越第一寄生电感的压降，使得第一栅极驱动器信号和第二栅极驱动器信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值(参考至每个驱动发射极)。附图说明附图被包括以提供对实施例的进一步理解并且被并入本说明书并构成本说明书的一部分。附示了实施例并且连同描述一起用于说明实施例的原理。其他实施例以及实施例的许多预期优点将容易被认识到，因为它们通过参照下面的详细描述而变得更好理解。图中的元件不一定相对彼此按比例绘制。相同的附图标记表示对应的相似部分。图I是图示包括三个并联装置的单个开关的等效电路的一个实施例的示意图。图2是图示包括负载或供电电流的不对称连接的图I的等效电路的一个实施例的示意图。图3是图示具有如图2中所示的负载或供电电流的不对称连接的等效电路的栅极-发射极电压对电流的一个实施例的图表。图4是图示包括到所有三个电源线(DC+、DC-和AC)的不对称连接的等效电路的一个实施例的示意图。图5是图示包括到DC+和DC-电源线的对称连接以及到AC电源线的不对称连接的等效电路的一个实施例的示意图。图6是图示用于补偿并联装置之间的电感压降的等效电路的一个实施例的示意图。图7是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图8是图示用于补偿并联装置之间的电感 压降的等效电路的另一实施例的示意图。图9是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图10是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图11是图示用于补偿并联装置之间的电感压降的等效电路的另一实施例的示意图。图12是图示功率模块的一个实施例的分解视图的示图。图13图示了功率模块的一个实施例的横截面视图。图14A图示了用于替换图10和11中所示的发射极跟随器使用的推挽放大器的一个实施例。图14B图示了用于替换图10和11中所示的发射极跟随器使用的电压控制电流源的一个实施例。具体实施例方式在下面的详细描述中，参照附图，附图形成详细描述的一部分并且在附图中通过图示的方式示出了其中可以实践本公开的具体实施例。在这一点上，方向性术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等，是参照所描述的(一幅或多幅)附图的取向而使用的。由于实施例的部件可以位于许多不同的取向上，因此方向性术语用于说明的目的而决非限制。要理解，可以利用其他实施例并且可以进行结构或逻辑的改变而不偏离本公开的范围。因此，下面的详细描述不要被视为限制性意义，并且本公开的范围由所附权利要求限定。要理解，除非另外具体指出，否则这里描述的各种示例性实施例的特征可以彼此组合。如这里使用的术语“电耦合”并不意味着意指元件必须直接耦合在一起并且在“电耦合”元件之间可以提供中间元件。本专利技术的实施例提供了具有并联装置(S卩，逆变器或转换器内的模块、以及模块内的半导体芯片)的功率电路，其补偿当负载或供电电流在放置装置所沿的方向上流动时从模块到模块或者从半导体芯片到半导体芯片出现的电感压降(即，到AC和/或DC电源线的不对称连接)。这种由并联装置之间的杂散或寄生电感中的di/dt引起的压降被补偿，使得施加到每个个别装置的栅极的栅极信号与公共驱动器信号同相并且具有与公共驱动器信号相同的幅值(参考至每个驱动发射极)。图I是图示包括三个并联装置(IGBT、二极管)的单个开关的等效电路100的一个实施例的示意图。尽管图I和其余图公开了 IGBT，但是在所公开的每个实施例中可以替换IGBT使用MOSFET、JFET或者其他适当的受控装置。在一个实施例中，电路100可以用在逆变器或整流器中。等效电路100包括电阻124、110、138、144、180、156、174、186,212,198和222。等效电路 100 还包括电感 120、106、134、148、184、160、170、190、216、202 和 218。此夕卜，等效电路100包括IGBT 116、152和194，二极管114、166和208，集电极端子102,164和206，发射极端子142、178和226，辅助发射极端子132和栅极端子128。集电极端子(Cl)102通过信号路径104电耦合到电感106的一侧。电感106的另一侧通过信号路径108电耦合到电阻110的一侧。电阻110的另一侧电耦合到晶体管116的集电极并且通过信号路径112电耦合到二极管114的阴极。晶体管116的发射极和二极管114的阳极通过信号路径130电耦合到电阻180的一侧、电感134的一侧和辅助发射极端子(Aux-E) 132。晶体管116的栅极通过信号路径118电耦合到电阻144的一侧和电感120的一侧。电感120的另一侧通过信号路径122电耦合到电阻124的一侧。电阻124的另一侧通过信号路径126电耦合到栅极端子(G)128。电感134的另一侧通过信号路径136电耦合到电阻138的一侧。电阻138的另一侧通过信号路径140电耦合到发射极端子(El)142。集电极端子(C2) 164通过信号路径162电耦合到电感160的一侧。电感160的另一侧通过信号路径158电耦合到电阻156的一侧。电阻156的另一侧通过信号路径154电耦合到晶体管152的集电极和二极管166的阴极。晶体管152的发射极和二极管166的阳极通过信号路径168电稱合到电感184的一侧、电阻212的一侧和电感170的一侧。晶体管152的栅极通过信号路径150电稱合到电感148的一侧和电阻186的一侧。电感148的另一侧通过信号路径146电耦合到电阻144的另一侧。电感184的另一侧通过信号路径182电耦合到电阻180的另一侧。电本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.15 US 13/0485011.一种半导体装置，包括 第一晶体管； 第二晶体管，与所述第一晶体管并联耦合； 第一寄生电感，位于所述第一晶体管的发射极和所述第二晶体管的发射极之间； 第一电路，被配置为基于公共驱动器信号向所述第一晶体管提供第一栅极驱动器信号；以及 第二电路，被配置为基于所述公共驱动器信号向所述第二晶体管提供第二栅极驱动器信号， 其中所述第一电路和所述第二电路被配置为补偿跨越所述第一寄生电感的压降，使得所述第一栅极驱动器信号和所述第二栅极驱动器信号与所述公共驱动器信号同相并且具有与所述公共驱动器信号相同的幅值。2.根据权利要求I所述的半导体装置，进ー步包括 第一ニ极管，耦合在所述第一晶体管的集电极和发射极之间；以及 第二ニ极管，耦合在所述第二晶体管的集电极和发射极之间。3.根据权利要求I所述的半导体装置， 其中所述第一电路包括第一隔离电压源；以及第一隔离驱动器，耦合到所述第一隔离电压源，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号；以及其中所述第二电路包括第二隔离电压源；以及第二隔离驱动器，耦合到所述第二隔离电压源，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。4.根据权利要求I所述的半导体装置，进ー步包括 第三晶体管，与所述第一晶体管串联耦合； 第四晶体管，与所述第二晶体管串联耦合并且与所述第三晶体管并联耦合； 第二寄生电感，位于所述第三晶体管的发射极和所述第四晶体管的发射极之间； 第三电路，被配置为基于另外公共驱动器信号向所述第三晶体管提供第三栅极驱动器信号；以及 第四电路，被配置为基于所述另外公共驱动器信号向所述第四晶体管提供第四栅极驱动器信号， 其中所述第三电路和所述第四电路被配置为补偿跨越所述第二寄生电感的压降，使得所述第三栅极驱动器信号和所述第四栅极驱动器信号与所述另外公共驱动器信号同相并且具有与所述另外公共驱动器信号相同的幅值。5.根据权利要求I所述的半导体装置，进ー步包括 隔离电压源， 其中所述第一电路包括经由第一解耦电阻器耦合到所述隔离电压源的第一隔离驱动器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号，以及其中所述第二电路包括经由第二解耦电阻器耦合到所述隔离电压源的第二隔离驱动器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。6.根据权利要求5所述的半导体装置，其中所述隔离电压源提供DC+电压、DC-电压和地信号， 其中所述第一电路包括第一电容器和第二电容器，所述第一电容器稱合在第一 DC+电压信号路径和第一地信号路径之间，而所述第二电容器耦合在第一 DC-电压信号路径和所述第一地信号路径之间，以及 其中所述第二电路包括第三电容器和第四电容器，所述第三电容器耦合在第二 DC+电压信号路径和第二地信号路径之间，而所述第四电容器耦合在第二 DC-电压信号路径和所述第二地信号路径之间。7.根据权利要求I所述的半导体装置，进ー步包括 隔离电压源， 其中所述第一电路包括经由第一耦合共模扼流器耦合到所述隔离电压源的第一隔离驱动器，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第一栅极驱动器信号，以及 其中所述第二电路包括经由第二耦合共模扼流器耦合到所述隔离电压源的第二隔离驱动器，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供所述第二栅极驱动器信号。8.根据权利要求7所述的半导体装置，其中隔离电压源提供DC+电压、DC-电压和地信号， 其中所述第一电路包括第一电容器和第二电容器，所述第一电容器稱合在第一 DC+电压信号路径和第一地信号路径之间，而所述第二电容器耦合在第一 DC-电压信号路径和所述第一地信号路径之间，以及 其中所述第二电路包括第三电容器和第四电容器，所述第三电容器耦合在第二 DC+电压信号路径和第二地信号路径之间，而所述第四电容器耦合在第二 DC-电压信号路径和所述第二地信号路径之间。9.根据权利要求I所述的半导体装置， 其中所述第一电路包括 第一隔离电压源；第一隔离驱动器，耦合到所述第一隔离电压源，所述第一隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第一信号；以及第一电流放大器，耦合到所述第一隔离电压源，所述第一电流放大器被配置为接收所述第一信号并且基于所述第一信号提供所述第一栅极驱动器信号；以及 其中所述第二电路包括 第二隔离电压源；第二隔离驱动器，耦合到所述第二隔离电压源，所述第二隔离驱动器被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第二信号；以及第二电流放大器，耦合到所述第二隔离电压源，所述第二电流放大器被配置为接收所述第二信号并且基于所述第二信号提供所述第二栅极驱动器信号。10.根据权利要求9所述的半导体装置，其中所述第一电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一，以及 其中所述第二电流放大器包括发射极跟随器、推挽放大器和电压控制电流源之一。11.根据权利要求I所述的半导体装置， 其中所述第一电路包括 第一隔离电压源；第一耦合共模扼流器，被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第一信号； 第一驱动器，耦合到所述隔离电压源，所述第一驱动器被配置为接收所述第一信号并且基于所述第一信号提供第二信号；以及 第一电流放大器，耦合到所述隔离电压源，所述第一电流放大器被配置为接收所述第二信号并且基于所述第二信号提供所述第一栅极驱动器信号；以及其中所述第二电路包括 第二隔离电压源；第二耦合共模扼流器，被配置为接收所述公共驱动器信号并且基于所述公共驱动器信号提供第三信号； 第二驱动器，耦合到所述隔离电压源，所述第二驱动器被配置为接收所述第三信号并且基于所述第三信号提供第四信号；以...

【专利技术属性】
技术研发人员：R巴耶雷尔，PT卢尼夫斯基，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：